《EDA技术及应用》第6章 VHDL设计应用实例

end behav;
5位串-并转换仿真波形源自注意：串-并转换需延时输出
4位并-串转换的VHDL设计
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity b_c is port (clr,clk: in std_logic; din: in std_logic_vector(3 downto 0); y: out std_logic); end b_c; architechture behav of b_c is signal tem:std_logic_vector(3 downto 0); signal nn:std_logic_vector(1 downto 0); begin p1: process(clk) begin if (clk'event and clk='1') then nn<=nn+1; end if; end process p1;
CASE CNT8 IS WHEN "000" => WHEN "001" => WHEN "010" => WHEN "011" => BT <= "00000001" ; A <= A1 ; BT <= "00000010" ; A <= A2 ; BT <= "00000100" ; A <= A3 ; BT <= "00001000" ; A <= A4 ;
process(clkin) begin if (clkin'event and clkin='0') then if (q2=10) then q2<=0; elsif (q2<=5) then qq2<='0';q2<=q1+1; else qq2<='1';q2<=q1+1; end if; end if; end process; clkout<=qq1 nor qq2; END behave;

2019/11/4
26
CAD（Computer Aided Design）是EDA技术发 展的早期阶段，在这个阶段，人们开始利用计算机取 代手工劳动。但当时的计算机硬件功能有限，软件功 能较弱，人们主要借助计算机对所设计的电路进行一 些模拟和预测，辅助进行集成电路版图编辑、印刷电 路板PCB（Printed Circuit Board）布局布线等简单 的版图绘制等工作。
自动地完成逻辑编译、化简、分割、综合、优化、 仿真，直至下载到可编程逻辑器件CPLD/FPGA或 专用集成电路ASIC（Application Specific Integrated Circuit）芯片中，实现既定的电子电路 设计功能。EDA技术使得电子电路设计者的工作仅 限于利用硬件描述语言和EDA软件平台来完成对系
（PLD）的集成度达到5亿只晶体管，包含的逻辑元
件（Logic Elements，LEs）有18万个，2019年生
产 的 PLD 中 的 LEs 达 到 33 万 个 ， 而 2009 年 生 产 的
PLD中的LEs达到84万个，集成度达到25亿只晶体管。
原来需要成千上万只电子元件组成的一台计算机主板
2019/11/4
21
1. 设计编译和检查
设计输入完成之后，立即进行编译。在编译过 程中首先进行语法检验，如检查原理图的信号线有 无漏接，信号有无双重来源，文本输入文件中关键 字有无错误等各种语法错误，并及时标出错误的位 置信息报告，供设计者修改。然后进行设计规则检 验，检查总的设计有无超出器件资源或规定的限制 并将编译报告列出，指明违反规则和潜在不可靠电 路的情况以供设计者纠正 .
2019/11/4
13
CAE（Computer Aided Engineering）是在CAD 的工具逐步完善的基础上发展起来的，尤其是人们 在设计方法学、设计工具集成化方面取得了长足的 进步，可以利用计算机作为单点设计工具，并建立 各种设计单元库，开始用计算机将许多单点工具集 成在一起使用，大大提高了工作效率。

第6章VHDL设计应用实例（2）6.9 语音信箱控制系统的设计6.10 PID控制器的设计6.11 空调系统有限状态自动机的设计6.12 闹钟系统的设计6.9 语音信箱控制系统的设计1．设计思路语音信箱控制系统用于控制对语音信箱的有关操作，允许用户发送信息、重阅信息、存储信息和擦除信息，状态转移图如图6.11所示。

图6.11 语音信箱控制器的状态转移图532121REVIEW 收信阅览REPEAT 重复SAVE存信ERASE 擦除RECORD 开始录音BEGIN ADDRESS 寻址SEND 发信MAIN语音信箱RECORD 记录MESSAGE 记录语音RECORD MAIN_STREVIEW_STREPEAT_ST SAVE_ST ERASE_STMESSAGE_ST BIGIN_REC_ST RECORD_ST ADDRESS_S T SEND_ST正常起始状态是MAIN_ST状态，从MAIN_ST状态，用户选择究竟是收信息还是发信息。

为了得到收阅菜单，用户在按键电话上按1键；为了选发送信息菜单，用户在按键菜单上按2键。

一旦用户选择了这些选项中的任何一种，下一级菜单允许用户选择执行进一步(如存储与删除信息)的功能。

例如，如果用户先按键1，选收阅菜单，那么再按键2，将允许用户在收阅完时存储用户收阅过的信息。

2. VHDL源程序PACKAGE VM_PACK ISTYPE T_VM_STATE IS(MAIN_ST，REPEAT_ST，SAVE_ST，ERASE_ST，SEND_ST，ADDRESS_ST，RECORD_ST，BEGIN_REC_ST，MESSAGE_ST)；TYPE T_KEY('1'，'2'，'3'，'4'，'5'，'6'，'7'，'8'，'9'，'*'，'#')；END VM_PACK；LIBRARY IEEE；USE WORK.VM_PACK，ALL；USE IEEE.STD_LOGIC_1164.ALL；ENTITY CONTROL ISPORT(CLK，KEY：IN STD_LOGIC；PLAY，RECORD，ERASE，SAVE，ADDRESS：OUT STD_LOGIC)；END CONTROL；ARCHITECTURE ART OF CONTROL ISSIGNAL NEXT_STATE，CURRENT_STATE：T_VM_STATE；BEGINPROCESS(CURRENT_STATE，KEY)BEGINPLAY<= '0'；SAVE <= '0'；ERASE<= '0'；RECORD<= '0'；ADDRESS<= '0'；CASE CURRENT_STATE ISWHEN MAIN_ST => --看信箱IF ( KEY='1') THENNEXT_STATE<=REVIEW_ST；--转到重阅ELSIF (KEY ='2') THENNEXT_STATE<=SEND_ST ；转到发送ELSENEXT_STATE<=MAIN_ST；END IF；WHEN REVIEW_ST=> --重阅IF (KEY='1')THENNEXT_STATE<=REPEAT_ST；ELSIF(KEY='2') THENNEXT_STATE<=SAVE_ST；ELSIF( KEY = '3') THENNEXT_STATE =ERASE_ST；ELSIF( KEY = '#') THENNEXT_STATE =MAIN_ST；ELSENEXT_STATE<=REVIEW_ST；END IF；WHEN REPEAT_ST => --重复PLAY<= '1'；NEXT_STATE<=REVIEW_ST；WHEN SAVE_ST => --存信息SAVE<= '1'；NEXT_STATE<=REVIEW_ST；WHEN ERASE_ST => --擦掉ERASE<= '1'；NEXT_STATE<=REVIEW_ST；WHEN SEND_ST => --发送NEXT_STATE<=ADDRESS_ST；WHEN ADDRESS_ST => --寻址ADDRESS<= '1'；IF (KEY='#')THENNEXT_STATE<=RECORD_ST；ELSENEXT_STATE，=ADDRESS_ST；END IF ；WHEN RECORD_ST=> --记录IF (KEY='5') THENNEXT_STATE<=BEGIN_REC_ST；ELSENEXT_STATE<=RECORD_ST；END IF；WHEN BEGIN_REC_ST => --开始录音RECORD<= '1'；NEXT_STATE<=MESSAGE_ST；WHEN MESSAGE_ST=> --记录录音RECORD<= '1'；IF (KEY='#')THENNEXT_STATE<=SEND_ST；发送到信箱ELSENEXT_STATE<=MESSAGE_ST；END IF；END CASE；END PROCESS；PROCESSBEGINWAIT UNTIL (CLK'EVENT AND CLK = '1')；CURRENT_STATE<=NEXT_STATE；END PROCESS；END ART；程序包VM_PACK含有对状态值的类型说明和语音信箱控制系统允许用的键盘。

2023年EDA技术与VHDL第二版（潘松著）课后习题答案下载EDA技术与VHDL第二版（潘松著）课后答案下载第1章 EDA技术概述1.1 EDA技术及其发展1.1.1 EDA技术的发展1.1.2 EDA技术的涵义1.1.3 EDA技术的基本特征1.2 EDA技术的主要内容及主要的EDA厂商1.2.1 EDA技术的主要内容1.2.2 主要EDA厂商概述1.3 EDA技术实现目标1.3.1 超大规模可编程逻辑器件1.3.2 半定制或全定制ASIC1.3.3 混合ASIC1.4 EDA技术应用1.4.1 EDA技术应用形式1.4.2 EDA技术应用场合1.5 EDA技术的发展趋势1.5.1 可编程器件的发展趋势1.5.2 软件开发工具的发展趋势1.5.3 输入方式的发展趋势__小结思考题和习题第2章大规模可编程逻辑器件2.1 可编程逻辑器件概述2.1.1 PLD的'发展进程2.1.2 PLD的种类及分类方法2.2 简单可编程逻辑器件2.2.1 PLD电路的表示方法及有关符号 2.2.2 PROM基本结构2.2.3 PLA基本结构2.2.4 PAL基本结构2.2.5 GAL基本结构2.3 复杂可编程逻辑器件2.3.1 CPLD基本结构2.3.2 Altera公司器件2.4 现场可编程逻辑器件2.4.1 FPGA整体结构2.4.2 Xilinx公司FPGA器件2.5 在系统可编程逻辑器件2.5.1 ispLSl/pLSl的结构2.5.2 Lattice公司ispLSI系列器件 2.6 FPGA和CPLD的开发应用2.6.1 CPLD和FPGA的编程与配置2.6.2 FPGA和CPLD的性能比较2.6.3 FPGA和CPLD的应用选择__小结思考题和习题第3章 EDA设计流程与开发3.1 EDA设计流程3.1.1 设计输入3.1.2 综合3.1.3 适配3.1.4 时序仿真与功能仿真3.1.5 编程下载3.1.6 硬件测试3.2 ASIC及其设计流程3.2.1 ASIC设计方法3.2.2 一般的ASIC设计流程3.3 可编程逻辑器件的开发环境 3.4 硬件描述语言3.5 IP核__小结思考题和习题第4章硬件描述语言VHDL4.1 VHDL概述4.1.1 VHDL的发展历程4.1.2 VHDL的特点4.2 VHDL程序基本结构4.2.1 实体4.2.2 结构体4.2.3 库4.2.4 程序包4.2.5 配置4.3 VHDL基本要素4.3.1 文字规则4.3.2 数据对象4.3.3 数据类型4.3.4 运算操作符4.3.5 VHDL结构体描述方式 4.4 VHDL顺序语句4.4.1 赋值语句4.4.2 IF语句4.4.3 等待和断言语句4.4.4 cASE语句4.4.5 LOOP语句4.4.6 RETIARN语句4.4.7 过程调用语句4.4.8 REPORT语句4.5 VHDL并行语句4.5.1 进程语句4.5.2 块语句4.5.3 并行信号代人语句4.5.4 并行过程调用语句4.5.5 并行断言语句4.5.6 参数传递语句4.5.7 元件例化语句__小结思考题和习题第5章 QuartusⅡ软件及其应用5.1 基本设计流程5.1.1 建立工作库文件夹和编辑设计文件 5.1.2 创建工程5.1.3 编译前设计5.1.4 全程编译5.1.5 时序仿真5.1.6 应用RTL电路图观察器5.2 引脚设置和下载5.2.1 引脚锁定5.2.2 配置文件下载5.2.3 AS模式编程配置器件5.2.4 JTAG间接模式编程配置器件5.2.5 USBBlaster编程配置器件使用方法 __小结思考题和习题第6章 VHDL应用实例6.1 组合逻辑电路设计6.1.1 基本门电路设计6.1.2 译码器设计6.1.3 数据选择器设计6.1.4 三态门设计6.1.5 编码器设计6.1.6 数值比较器设计6.2 时序逻辑电路设计6.2.1 时钟信号和复位信号6.2.2 触发器设计6.2.3 寄存器和移位寄存器设计6.2.4 计数器设计6.2.5 存储器设计6.3 综合实例——数字秒表的设计__小结思考题和习题第7章状态机设计7.1 一般有限状态机7.1.1 数据类型定义语句7.1.2 为什么要使用状态机 7.1.3 一般有限状态机的设计 7.2 Moore型有限状态机设计 7.2.1 多进程有限状态机7.2.2 单进程有限状态机7.3 Mealy型有限状态机7.4 状态编码7.4.1 状态位直接输出型编码 7.4.2 顺序编码7.4.3 一位热码编码7.5 状态机处理__小结思考题和习题第8章 EDlA实验开发系统8.1 GW48型实验开发系统原理与应用8.1.1 系统性能及使用注意事项8.1.2 GW48系统主板结构与使用方法8.2 实验电路结构图8.2.1 实验电路信号资源符号图说明8.2.2 各实验电路结构图特点与适用范围简述8.3 GW48CK/GK/EK/PK2系统信号名与芯片引脚对照表 __小结思考题和习题第9章 EnA技术实验实验一：全加器的设计实验二：4位加减法器的设计实验三：基本D触发器的设计实验四：同步清零计数器的设计实验五：基本移位寄存器的设计串人/串出移位寄存器实验六：同步预置数串行输出移位寄存器的设计实验七：半整数分频器的设计实验八：音乐发生器的设计实验九：交通灯控制器的设计实验十：数字时钟的设计EDA技术与VHDL第二版（潘松著）：内容简介《EDA技术与VHDL》主要内容有Altera公司可编程器件及器件的选用、QuartusⅡ开发工具的使用;VHDL硬件描述语言及丰富的数字电路和电子数字系统EDA设计实例。