当前位置：文档之家 › [理学]微机原理 第二章

[理学]微机原理 第二章

  • 格式：ppt
  • 大小：425.52 KB
  • 文档页数：42

下载文档原格式

  / 42

合集下载

第2章 微机原理PPT课件

第2章 微机原理PPT课件
最大模式为多处理器模式，控制信号较多， 须通过总线控制器与总线相连。
20
最小模式下的连接示意图
时钟发 生器
ALE 8088 CPU
• •
地址 锁存
数据 收发
地址总线 数据总线 控制总线
21
最大模式下的连接示意图
时钟发 生器
ALE
8088 CPU
地址 锁存
数据 收发
地址总线 数据总线
总线 控制器
BH/ES7总线高位允许
29
WR*
28
M/IO*
/状态(输出，三态)
27 26
DT/R* DEN*
RD 读信号(输出，低
25
ALE*
24
INTA*
电平有效，三态)
23 22
TEST READY
TEST 测试信号(输入、
21 RESET 低电平有效)
25
GND
1
AD14
2
AD13
3
AD12
4
AD11
等）； 分时复用引脚（AD7——AD0 等） ； 引脚的输入和输出分别传送不同的信息（RQ/GT）
24
通用信号
GND
1
AD14
2
AD13
3
AD12
4
AD11
5
AD10
6
AD9
7
AD8
8
AD7
9
AD6
10
AD5
11
AD4
12
AD3
13
AD2
14
AD1
15
AD0
16
NMI
17
INTR
18
CLK

[理学]微机原理 第二章ppt课件

[理学]微机原理 第二章ppt课件
➢ 集成度高
➢ 时钟频率高
➢ 采用超标量流水线构造 ➢ 采用分立的指令Cache和数据Cache构造， 可以无冲突地同时完成指令预取和数据读写 ➢ 采用新型的分页形式 ➢ 固化常用指令，使指令的运行得到进一步 加快 ➢ 内部提供了一个称之为分支目的缓冲器， 从而加快了循环操作的速度
➢ 重新设计的浮点运算部件，速度比80486快 10多倍
每次需要生成物理地址时，一个段存放器 会自动被选择，且能自动左移4位，再与一 个16位的偏移地址相加，产生所需要的20 位物理地址。
8086有4个段存放器CS、DS、SS、ES用来存放段地 址，还有6个16位的存放器〔IP、SI、DI、BX、BP、 SP〕用来存放偏移地址。在寻址时到底应该使用 哪个存放器是BIU根据执行操作的要求来确定的。
其中：第0位为最低位，第7位称为最高位。一 个字节可以表示28个不同值。
〔3〕字：通常，一个字的长度是16位，字中 位的编号从右到左依次是0～15，其中低8 位为低位字节，高8位为高位字节，如下图。 一个字可以表示216个不同值。
➢同时引进了虚拟地址空间的概念。
➢ 80286内部构造中，除了EU执行单元外， 总线接口部件BIU又细分成地址部件AU、指令 部件IU和总线部件BU
➢ 80286微处理器有两种工作形式：实地址 方式和保护虚拟地址方式 3. 80386微处理器
➢ 是一种32位微处理器
➢ 引进了线性地址和分页处理的概念
➢ 采用了流水线构造
➢ 引入高速缓冲存储器
➢ 80386的内部构造是由6个并行操作的功能部件 组成，即总线接口部件、代码预取部件、指令译 码部件、存储器管理部件、指令执行部件与指令 控制部件。
4. 80486微处理器
➢ 80486主要特征是运算速度快，称之为超级32位 CPU

微机原理第二章课件

微机原理第二章课件

（2）指令指针
微机系统原理与接口技术
? IP —Instruction Pointer 指令指针寄存器
? 用来存储代码段中的偏移地址 ;
? 程序运行过程中 IP 始终指向下一次 要取出的指 令偏移地址
? 通常不能被直接访问，也不能直接赋值，指令 中不会出现 IP 。
? 总线控制逻辑
? 处理器与外界总线联系的转接电路。
微机系统原理与接口技术
2.1 微处理器的发展历史
2.1.1 微处理器的发展 1971年10月，美国Intel公司首先推出Intel 4004微处理器。这
是实现4位并行运算的单片处理器，构成运算器和控制器的所有 元件都集成在一片大规模集成电路芯片上，是第一片微处理器。
从1971年第一片微处理器推出至今30多年的时间里，微处 理器经历了四代的发展。
微机）
微机系统原理与接口技术
图2.1 微处理器的典型结构
微机系统原理与接口技术
通用寄存器
AX AH AL BX BH BL CX CH CL DX DH DL
8086CPU SP BP DI
执总 行线 部接 件口 EU 部
件 BIU
20位地 地址加法器 址总线
CS
IP
16
DS 暂存器 位
SS
数
ES
微处理器标识
微机系统原理与接口技术
微处理器
微机系统原理与接口技术
微机系统原理与接口技术
2.3 8086微处理器结构
? INTEL78 年推出（79年推出8088 ） ? 4万多个晶体管(8088为2.9万个晶体管) ? 时钟频率4.77MHZ ? 数据线16位（8088的数据线8位） ? 地址线20位 ? 40脚DIP 封装 ? 81年推出Personal Computer （个人计算机、

微机原理第2章课件

微机原理第2章课件

2.4 微处理器的寄存器组织
IF(Interrupt Enable Flag): 可由指令置1/清0:
外部可屏蔽中断允许标志。
STI；IF=1，CPU处于开中断状态。
CLI；IF=0，CPU处于关中断状态。
1时,CPU能响应外部可屏蔽中断请求; 当IF=
0时,CPU不能响应外部可屏蔽中断请求。
IF对外部非可屏蔽中断请求以及CPU内部的中 断不起作用。
5
2.1 微处理器的外部结构
二、数据总线
用于CPU和存储器或I/O接口之间传送数据，是 双向的。
微处理器数据总线的条数决定CPU和存储器或 I/O设备一次能交换数据的位数，是区分微处理器 是多少位的依据。
8086 CPU 的数据总线是 16 条，我们就说 8086 CPU是16位微处理器。
6
2.4 微处理器的寄存器组织
32
2.4 微处理器的寄存器组织
ZF(Zero Flag)零标志位。 如果运算结果各位都为零，则ZF=1，否则 ZF=0。 SF(Sign Flag)符号标志。 它总是和结果的最高位(字节操作时是D7，字 操作时是D15)相同，因为在补码运算时最高位是 符号位，所以运算结果为负时，SF=1，否则SF=0.
57
2.5 微处理器的存储器和I/O组织
15 段寄存器 0
15 EA
0
16位段基址
16位偏移地址
19
0
16位段基址 0 0 0 0
∑
19
0
20位物理地址
图 2.11 物理地址的形成
58
2.5 微处理器的存储器和I/O组织
例1：某单元的逻辑地址为4B09H:5678H，则该存 储单元的物理地址为：

微机原理-第二章

微机原理-第二章

存储器
地址线与地址数对照表
n
可编译的地址号数
n
2
4
10
3
8
11
4
16
12
5
32
13
6
64
14
7
128
15
8
256
16
9
512=0.5K
可编译的地址号数 1024=1K 2048=2K 4096=4K 8192=8K
16384=16K 32768=32K 65536=64K
微机原理及应用
只读存储器(ROM)
微机原理及应用
返回
习题
4、控制字是什么意义？ 答案： 控制字是一个二进制数，其各位代表各个电路的逻辑状态：通 或断
5、ROM和RAM各有何特点和用处？ 答案： ROM为只能读出的存储器，可用以存放固定的程序和数据。 RAM为可写入又可读出的存储器，可用以随时写入或读出数 据，也可用以写入时有可能改变的用户程序。
行波计数器 环形计数器
用来发出顺序控制信号 同步计数器
可控计数器符号
将时钟脉冲同时加到各位的触发器的时钟输入端，而将前一位的输 出端(Q)接到下一位的JK端去
程序计数器 程序计数器不但可以从0开始计数，也可以将外来的数装入其中
微机原理及应用
累加器
累加器是一个由多个触发器组成的多位寄存器，累加器是ALU 运算过程的代数和的临时存储处
微机原理及应用
返回
谢谢大家！
Control
S 微机原理及应用
返回
习题
2、三态输出电路有何意义？ 答案： 三态输出电路能使电路与总线脱离，是总线结构具有公共通路 的作用。
3、何谓L门及E门，在总线结构中有何用处？ 答案： L门 即LOAD控制端，是用以使寄存器接受数据输入的控制门 E门 即ENABLE控制端，是三态输出门，用以使寄存器中的 数据输出至总线

微机原理课件-第2章微处理器

微机原理课件-第2章微处理器
16
FLAGS标志寄存器
零标志ZF（zero flag）
反映运算结果是否为零。 如结果为0，则ZF置1；否则，ZF清0。
符号标志SF（signal flag）
记录运算结果的符号。 SF为1，运算结果的最高位（即符号位）为1；SF=0，则符号 位为0。
奇偶标志PF（parity flag）
反映运算结果1的个数是偶数还是奇数。 当1的个数为奇数，则PF置1；否则，PF清0。
17
FLAGS标志寄存器
溢出标志OF（overflow flag）
反映有符号数运算结果的溢出情况。 如运算结果溢出，则OF置1；否则，OF为0。 溢出是指运算结果超出了有符号数的表示范围。 通常采用双高位判别法来判断运算结果是否溢出，即 OF为最高位进位与次高位进位的异或。 最高两位同时有进位/借位或同时无进/借位，OF为0； 只有一位有进/借位，OF置1。
18
FLAGS标志寄存器
例【2-1】 指出执行下列加法操作后各标志位的状态。
0111 0010 0101 1000 + 0101 0011 0110 0110
1100 0101 1011 1110
最高位无进位，CF = 0 偶数个1，PF = 1 第3位向第4位无进位，AF = 0 运算结果不为0，ZF = 0 最高位为1，SF = 1 运算结果溢出，OF = 1。
32位微机原理与接口技术
Theory and Interface Technology of 32-bit Microcomputer
主编 副主编
何苏勤 郭青 马静 冯晓东 韩阳 金翠云
西安电子科技大学出版社 2017年9月
1
第2章 微处理器
2
第2章 微处理器

微机原理课件课本 第二章节

微型计算机原理及其应用第二章80x86微处理器合肥工业大学计算机与信息学院2012-02第二章80x86微处理器2.1 微处理器的基本结构2.2 Intel8086微处理器2.3 8086中的程序状态字和堆栈2.4 8086系统的组成2.5 8086系统时钟和总线周期2.6 80386微处理器*2.7 80486微处理器*2.8 Pentium处理器*22.1 微处理器的基本结构1. 算术逻辑单元ALU2. 控制器3. 总线与总线缓冲器4. 寄存器阵列32.1.1 算术逻辑单元ALU数学问题的求解可分解为算术和逻辑运算实现。

¾在算术运算中，若符号数采用补码表示，则减法可用加法实现；乘除法可通过多次的加减和移位实现。

¾在逻辑运算中，只要具备“与”、“或”、“非”、“异或”等功能的部件就能实现各种复杂的逻辑运算。

¾所以，在不考虑数据信息表示方式的情况下，计算机只要具备加法、“与”、“或”、“非”等运算和移位操作功能，就能实现各种算术运算和逻辑运算。

算术逻辑单元(Arithmetic Logic Unit，ALU)¾是一个对二进制数进行算术和逻辑运算的部件。

42.1.1 算术逻辑单元ALUALU的主要功能¾硬件实现基本运算加、减、求补、与、或、非、异或、移位、BCD码运算的十进制调整等。

¾乘除法运算中低档的8位微处理器：乘除法运算是通过软件编程实现的，它由加、减、移位功能组合完成。

高档的8位微处理器和16位以上的微处理器：专用的乘除法指令，其乘除法运算功能也由硬件电路来完成。

¾浮点运算在8位或16位微处理器中，所有数都采用定点数表示，浮点数由两个定点数组成，浮点运算采用软件编程实现。

高性能微处理器中集成了专门的浮点处理器，并有专门的浮点运算指令。

562.1.1 算术逻辑单元ALUALU 的构成与工作原理数据寄存器标志寄存器十进制调整ALU 内部总线内部总线☆核心：加法器（与门+或门电路）加法运算减法运算：补码表示Î加法乘除运算：用移位操作实现数据经内部总线进入DRDR 的待运算数据和FR 的进位标志(CF)输入ALU结果送DB 或DR ，同时将运算结果的状态送FR 保存。

微机原理第二章讲解


2．3．1 缓冲R（Buffer Register ）
图是一个4位缓冲寄存器的电路原理图。
Y3
X3 Y2 X2 Y1 X1 Y0
X0
Q3 D3
CLK
Q2D2 CLK
Q1 D1 CLK
Q0D0 CLK
CLK
CLR 图 4位缓冲寄存器的电路原理图
可控缓冲寄存器是在缓冲寄存器的基础上，在输 入端增加了一个“装入门L” ，其电路图如图所示。
X3
X2
X1
X0
L
&&
&&
&&
&&
≥1
≥1
≥1
≥1
QD
QD
Q D1
QD
33
22
1
00
CLK CLR
图 可控缓冲寄存器
L门的作用：L为高电平时，数据可装入；低电平时，
数据自锁在其中。
X3 X2
X1
X0
L
≥1
≥1
≥1
≥1
Q3 D3
Q2 D2
Q1 D1
Q0 D0
图2-14 可控缓冲寄存器
CLK CLR
在讲计算机原理时，经常会用到L门。要记L门 的作用。可控缓冲寄存器的符号如图示。
2．2．2 D触发器
D
SQ
RQ
图2-5
D触发器
D
&
RQ
CLK
&
SQ
图2-6 时标D触发器
D触发器只有一 个输入端,其原 理如图2-5所示.
时标D触发器
边沿D触发器
在正半周前沿，才有可能使触发器翻转。 触发器电路如图所示。

微机原理第2章PPT课件


（3）当指令队列已满，且EU又没有总线访问请求时，BIU便进 入空闲状态。
（4）在执行转移指令、调用指令和返回指令时，由于待执行指 令的顺序发生了变化，则指令队列中已经装入的字节被自动消除， BIU会接着往指令队列装入转向的另一程序段中的指令代码。
BIU与EU两者的工作是不同步的，8086可以在执行指令的同 时，进行取指令代码的操作，即BIU与EU是一种并行工作方式， 改变了以往计算机取指令→译码→执行指令的串行工作方式，大 大提高了工作效率。
三、8086CPU的寄存器
8086CPU的寄存器可分为通用寄存器、指针和变址寄存 器（专用寄存器）、段寄存器、指令指针寄存器及标志寄存器。
1、通用寄存器 8086有4个16位的通用寄存器（AX、BX、CX、DX），可
以存放16位的数，也可分为8个8位的寄存器（AL、AH；BL、 BH；CL、CH；DL、DH）来使用。
表 寄存器主要用途
寄存器 AX AL AH
操作
字乘，字除，字I/O 字节乘，字节除，字节ቤተ መጻሕፍቲ ባይዱ/O，
查表转换，十进制运算 字节乘，字节除
寄存器 CL DX SP
操作
变量移位， 循环移位 字乘，字除， 间接I/O
堆栈操作
BX
查表转换
SI 数据串操作指令
CX
数据串操作指令，循环指令
DI 数据串操作指令
2、段寄存器 段：内存中一段连续的空间，在程序中具有特定的用途。
（1）16位微处理器，数据总线(字长) ： 16位。 （2）主频：5MHz~10MHz。 （3） 20位地址总线，寻址能力(寻址范围)为：220 = 1MB。 （4）采用高速运算性能的HMOS工艺制造。 （5）使用单一的+5V电源，40条引脚DIP封装。

微机原理第2章


控制标志有3个，即 ① 方向标志DF(direction flag) ② 中断允许标志IF(interrupt enable flag) ③ 跟踪标志TF(trap flag)又称为单步标志
3. 8086的总线周期的概念
指令周期、总线周期及时钟周期
微机系统的工作，必须严格按照一定的时间关系（顺 序）来进行，CPU定时所用的周期有三种，即指令周期、总 线周期和时钟周期。
2. 执行部件
功能：从BIU的指令队列中取出指令代码，经指令译码器译码后执行 指令所规定的全部功能。执行指令所得结果或执行指令所需 的数据，都由EU向BIU发出命令，对存储器或I/O接口进行读 / 写操作。由下列4部分组成： ① 4个通用寄存器，即AX、BX、CX、DX； ② 4个专用寄存器，即 基数指针寄存器BP（base pointer） 堆栈指针寄存器SP(stack pointer) 源变址寄存器SI(source index) 目的变址寄存器DI(destination index)； ③ 标志寄存器； ④ 算术逻辑部件ＡＬＵ(arithmetic logic unit)。
AH BH CH DH AL BL CL DL
累加器 基址寄存器 计数寄存器 数据寄存器
堆栈指针寄存器 基址指针寄存器 源变址寄存器 目的变址寄存器 指令指针寄存器 标志寄存器 代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器
数据寄存器
SP BP SI DI
IP
通Байду номын сангаас寄存器
地址指针和 变址寄存器
总线周期 T2 T3 T4
缓冲
数据
① T1状态，发地址信息,以指出要寻址的存储 单元或外设端口的地址。 ② T2状态，撤销地址，使总线低16位浮置成 高阻状态为传输数据做准备，总线的高4位输 出状态信息，用来表示中断允许状态以及当 前正在使用的段寄存器名等。 ③ T3状态，高4位 提供状态信息，低16位数 据 ④ T3之后，可能插入TW ⑤ 在T4状态，结束。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（1）算术逻辑运算单元（ALU）
是一个16位的运算器，可用于8位、16位二 进制算术和逻辑运算，也可按指令的寻址方 式计算寻址存储器所需的16位偏移量。
（2）标志寄存器
是一个16位的寄存器，反映CPU运算的状态特 征和存放某些控制标志。8086使用了9位
CF进位标志：当执行一个加法（或减法）运算使 最高位产生进位（或借位）时，CF为1，否则为0 PF奇偶标志：当指令执行结果的低8位中含有偶数 个1时，PF为1，否则为0 AF辅助进位标志：当执行一个加法（或减法）运 算使结果的低4位向高位有进位（或借位）时，AF为 1，否则为0
8086微处理器是美国Intel公司1978年推 出的一种高性能的16位微处理器。 2.2.1 8086主要特征 16位数据总线
20位地址总线
24位操作数寻址
16位端口地址线可寻址216个I/O端口
7种基本寻址方式
99条基本指令。具有对字节、字和字块 进行操作的能力
可处理内部软件和外部硬件中断，中断 源多达256个
存取位于当前堆栈段中 的数据所在的偏移地址
存放当前数据段的偏移地址
（5）EU控制电路
控制电路负责从BIU的指令队列缓冲器中 取指令，并对指令译码，根据指令要求向 EU内部各部件发出控制命令，以完成各条 指令规定的功能。 2.总线接口部件BIU
负责与外存储器及外部设备接口，完成 8086CPU与存储器间的信息传送。
第二章 微处理器
本章要点： 微处理器的原理与组成 8086微处理器的结构工作原理 80286、80386、80486和Pentium微处理器 的主要特征
2.1 微处理器的原理与组成
2.1.1 微处理器的基本结构
微处理器是一种采用大规模集成电路技术， 将具有运算器和控制器功能的电路及相关 电路集成在一片芯片上的大规模或超大规 模集成电路。
ZF零标志：若当前的运算结果为零，ZF为1，否 则为0
SF符号标志：它和运算结果的最高位相同
OF溢出标志：当补码运算有溢出时，OF为1，否 则为0
TF跟踪标志：为方便程序调试而设置。若TF置1， 8086处于单步工作方式，否则将正常执行程序。
IF中断允许标志：用来控制可屏蔽中断的响应
4个16位的数据寄存器除用作通用寄存器外， 还有各自的用途。
AX在算术运算中用作累加器；BX在计算存储器 地址时常用作基址寄存器；CX在串操作指令及 循环中用作计数器等。
（4）专用寄存器
都是16位 寄存器， 一般用来 存放地址 的偏移量
基数指针寄存器BP 堆栈指针寄存器SP 源变址寄存器SI 目的变址寄存器DI
1.微处理器的硬件组成
一般而言，微处理器芯片上集成有控制器、 运算器、寄存器，以及连接它们的内部总线 等部件。
运算器：具有算术运算和逻辑运算功能，是 对数据进行加工处理的部件，又称为算术逻辑 单元。
控制器：主要由指令寄存器、译码器、程序 计数器、操作控制器等组成。负责对程序规定 的控制信息进行分析、控制，协调输入、输出 操作或内存访问。
8086微处理器具有4个段寄存器，每个都是16 位，用于存放逻辑地址中的段地址部分。
代码段寄存器CS：存放当前执行程序所在代 码段的段基址
总线接口部件由20位地址加法器、段寄存 器、16位指令指针、指令队列缓冲器和总 线控制电路等组成。
（1）段寄存器
8086有20条地址线，存储器的地址必须用20位二进制 数表示，可是它的ALU只能处理16位的地址运算，而且 与地址有关的寄存器都是16位。因此8086把20位地址 的存储器分成若干个段来表示。
段的起始地址的高16位地址称为该段的段地址。段内 再由16位二进制数来寻址，段内寻址的16位二进制数 地址是存储单元到段首址的距离，称为段内偏移地址， 简称偏移地址。
所以一个存储单元的地址由段地址和偏移地址两部分 组成，用冒号连接段地址和偏移地址，即 段地址：偏 移地址。像这样表示的地址称为逻辑地址。系统总来自总线线接
口
第二级
部
Cache
Cache
件
总线
第一级 取指 指令 Cache
取指/译码部件
装载 调度/执行部件
第一级 数据
Cache 存储 回退部件
指令缓冲池
寄存器组
微处理器内部功能结构图
2.1.2 微处理器的工作过程
微处理器的工作过程是执行程序的过程，而 执行程序就是顺序执行一条条指令。微处理 器执行指令步骤如下：
支持单处理器、多处理器系统工作 2.2.2 8086 CPU内部结构
8086微处理器的内部结构由两大部分组成， 即总线接口部件BIU和执行部件EU
1.执行部件
执行部件是进行数据处理、加工和有效地址 计算的部件，即完成指令译码和执行指令操 作。它主要由算术逻辑运算单元、标志寄存 器、通用数据寄存器、专用寄存器组和EU控 制电路等组成。
取指令 指令译码 周而复始地进行 取操作数 执行运算 回送结果
2.1.3 微处理器的特点与分类 1.微处理器的特点 体积小，功耗低 可靠性高，使用环境要求低 系统设计灵活，使用方便 2.微处理器的分类 按微处理器位数分类：4位， 8位， 16位， 32位，64位
2.2 8086微处理器
寄存器：是微处理器内部的暂时存储单元
2. 微处理器的功能部件
随着超大规模集成技术的发展，微处理器的内 部结构越来越复杂，功能越来越高。
微处理器内部主要功能部件也由8086的两个功 能部件（执行部件、总线接口部件）扩展到有 总线接口部件、高速缓存部件（Cache）、取 指/译码部件、指令缓冲池部件、调度/执行部 件、寄存器组部件等。
DF方向标志：用来控制数据串操作指令的步进方 向，若DF置1，则串操作过程中地址会自动递减，否 则自动递增。
（3）数据寄存器
数据寄存器用于暂存计算过程中所用到的操 作数及结果。
数据寄存器既可作为16位，也可作为8位数据 寄存器使用。当用作16位时，称为AX，BX， CX，DX；当用作8位时，AH，BH，CH，DH存放 高位字节，AL，BL，CL，DL存放低位字节。 这样，4个16位寄存器就可当作8个8位寄存器 来使用。