第四章 组合逻辑电路的竞争冒险

探索组合逻辑电路的竞争冒险现象及消除方法随着电子技术的不断发展和应用，组合逻辑电路作为数字电路中最简单的一种电路，在电子设备中应用广泛。

然而，在实际应用中，我们常常会遇到一些竞争冒险的问题。

那么，究竟什么是竞争冒险呢？它又是如何产生的呢？如何消除这种现象呢？下面就来一一解答。

一、竞争冒险的定义竞争冒险（Race Hazard）是指输入信号有多条路径到达输出端，而输出信号的正确性与哪条输入路线先到达输出端有关的一种现象。

简而言之，竞争冒险就是同一信号在不同的路径上到达目的地的时间不同，导致信号的正确性无法得到保证。

二、竞争冒险的产生原因竞争冒险通常是在异步电路中产生的。

异步电路是一种没有时钟信号的电路。

因为没有时钟信号控制，异步电路的输入信号会在任何时间到达电路中。

如果异步电路的不同信号路径的延时不相等，就会产生竞争冒险。

三、竞争冒险的消除方法为了消除竞争冒险，我们有以下几种方法：1.插入缓冲器插入缓冲器是一种最基本的解决竞争冒险问题的方法。

在信号到达目的地之前，可以在较长的信号路径中插入缓冲器，使延时较短的信号路径延迟与较长的信号路径相同的时间，达到信号的同步。

2.加强约束条件加强约束条件也可以消除竞争冒险的问题。

在设计电路的时候，我们可以设置更为严格的约束条件，使得各个信号路径的延迟时间尽量相近，从而避免产生竞争冒险。

3.优化电路结构优化电路结构也可以解决竞争冒险的问题。

我们可以在电路设计过程中尽量避免存在长短不一的信号路径，或者在架构设计时就考虑到延迟问题，在电路结构设计时保持信号路径相对简单结构，减少信号传输延迟时间。

总之，竞争冒险是组合逻辑电路中不可避免的现象，我们应该在电路设计与实现中充分考虑其存在，采取相应的措施来消除竞争冒险带来的风险和影响。

数字电路与系统辅导资料六主题：第四章组合逻辑电路（第4-8节）学习时间： 2016年5月2日—5月8日内容：一、本周知识点及重难点分布表6-1 本周知识点要求掌握程度一览表序号学习知识点要求掌握程度本周难点了解熟悉理解掌握1 译码器★2 数据选择器★3 数值比较器★4 加法电路★☆5 组合逻辑电路的竞争冒险★二、知识点详解【知识点1】译码器译码器——将输入代码转换成特定的输出信号1、二进制译码器把具有特定含义的二进制代码“翻译”成对应的输出信号的组合逻辑电路，称为二进制译码器。

二进制译码器的输入是二进制代码，输出与输入代码一一对应的有效电平信号。

常用的集成电路二进制译码器有2线-4线译码器74139、3线-8线译码器和4线-16线译码器74154等。

每一个输出对应一个最小项，因此这种译码器也称为最小项译码器。

2、码制变换译码器码制变换译码器的功能是将一种码制的代码转换成另一种码制的代码。

3、显示译码器在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。

显示器件：常用的是七段显示器件。

图6-1 七段数码管显示器的发光段示意图图6-2 七段数码管显示器数字显示图内部连接方式不同，七段数字显示器分为共阴极和共阳极。

（a）共阳极数码管（b）共阴极数码管图6-3 七段数码管显示器数字显示图七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器。

7448的逻辑功能（1）正常译码显示。

（2）灭零。

（3）试灯。

（4）特殊控制端BI/RBO。

BI/RBO可以作输入端，也可以作输出端。

图6-4 7448惯用符号【知识点2】数据选择器数据选择器——根据地址选择码从多路输入数据中选择一路，送到输出。

1、集成数据选择器集成数据选择器74151（8选1数据选择器）（a）符号图（b）管脚图图6-5 74LS151数据选择器2、数据选择器实现逻辑函数注意一：输入变量个数相同时，可直接用数据选择器来实现逻辑函数。

探索组合逻辑电路的竞争冒险现象及消除方法
组合逻辑电路是指一些由多个逻辑门组成的逻辑电路。

它们一般不具有记忆性，不涉及时钟信号，是根据输入信号直接输出结果的电路。

虽然组合逻辑电路看起来非常简单，但是在实际应用中存在着一些竞争冒险，这可能导致电路输出错误的结果。

本文将探讨组合逻辑电路的竞争冒险现象及消除方法。

竞争冒险是指当多个逻辑门的输入信号在不同的时间到达时，电路不能准确地确定输出信号。

这是由于电路中存在着多条不同的信号路径，当这些路径的信号到达的时间不同，就会发生竞争冒险。

这个现象如果不及时解决，就会导致电路输出错误的结果，甚至会使整个系统崩溃。

竞争冒险可以通过添加延迟元件来解决。

这些延迟元件包括反相器和缓冲器。

反相器可以改变输入信号的极性，并将输出信号延迟一定时间后输出。

缓冲器可以加强信号的强度，并将信号的延迟控制在很小的范围内。

通过添加这些延迟元件，可以精确地控制信号的延迟时间，从而避免竞争冒险。

另外，竞争冒险问题也可以通过优化电路结构来解决。

由于冒险问题是由信号路径的不同导致的，我们可以尽可能地减少信号路径的长度和数量。

在优化电路时，需要考虑到电路的性能和延迟时间之间的平衡。

如果性能过于复杂，就会增加信号延迟时间，从而导致冒险问题。

如果性能过于简单，就会降低电路的效率和稳定性。

总之，竞争冒险是组合逻辑电路中常见的问题之一。

通过添加
延迟元件和优化电路结构，可以有效地解决这个问题。

在实际应用中，我们必须注意电路的稳定性和效率，以便顺利地解决竞争冒险问题，保证电路的正确性。

组合逻辑电路中的竞争冒险
前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。

实际上，从信号输入到稳定输出需要一定的时间。

由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输人经不同通路传输到输出级的时间不同。

由于这个原因，可能会使逻辑电路产生错误输出。

通常把这种现象称为竞争冒险。

一、产生竞争冒险的原因
首先来分析下图所示电路的工作情况，可以建立竞争冒险的概念。

在图中，与门G2的输入是Ａ和两个互补信号。

由于G1的延迟，的下降沿要滞后于Ａ的上升沿，因此在很短的时间间隔内，G2的两个输入端都会出现高电平，致使它的输出出现一个高电平窄脉冲（它是按逻辑设计要求不应出现的干扰脉冲），见图中的波形部分所示。

与门G2的２个输入信号分别由G1和Ａ端两个路径在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。

下面进一步分析组合逻辑电路产生竞争冒险的原因。

设有一个逻辑电路如上图所示，其工作波形如下图所示。

它的输出逻辑表达式为。

由此式可知,当Ａ和Ｂ都为1时，L＝1，与C的状态无关。

但是，由波形图可以看出，在Ｃ由１变０时，Ｃ由０变１有一延迟时间，在这个时间间隔内,G2和G3的输出ＡＣ和同时为０，而使输出出现一负跳变的窄脉冲，即冒险现象。

这是产生竞争冒险的原因之一，其他原因这里不作详述。

由以上分析可知，当电路中存在由反相器产生的互补信号，且在互补信。