RS触发器工作原理

使用ＣＭＯＳ集成电路需注意的几个问题

集成电路按晶体管的性质分为ＴＴＬ和ＣＭＯＳ两大类，ＴＴＬ以速度见长，ＣＭＯＳ以功耗低而著称，其中ＣＭＯＳ电路以其优良的特性成为目前应用最广泛的集成电路。在电子制作中使用ＣＭＯＳ集成电路时，除了认真阅读产品说明或有关资料，了解其引脚分布及极限参数外，还应注意以下几个问题：

１、电源问题

（１） ＣＭＯＳ集成电路的工作电压一般在３－１８Ｖ，但当应用电路中有门电路的模拟应用（如脉冲振荡、线性放大）时，最低电压则不应低于４．５Ｖ。由于ＣＭＯＳ集成电路工作电压宽，故使用不稳压的电源电路ＣＭＯＳ集成电路也可以正常工作，但是工作在不同电源电压的器件，其输出阻抗、工作速度和功耗是不相同的，在使用中一定要注意。

（２）ＣＭＯＳ集成电路的电源电压必须在规定围，不能超压，也不能反接。因为在制造过程中，自然形成许多寄生二极管，如图１所示为反相器电路，在正常电压下，这些二极管皆处于反偏，对逻辑功能无影响，但是由于这些寄生二极管的存在，一旦电源电压过高或电压极性接反，就会使电路产生损坏。

２、驱动能力问题

ＣＭＯＳ电路的驱动能力的提高，除选用驱动能力较强的缓冲器来完成之外，还可将同一个芯片几个同类电路并联起来提高，这时驱动能力提高到Ｎ倍（Ｎ为并联门的数量）。如图２所示。

３、输入端的问题

（１）多余输入端的处理。ＣＭＯＳ电路的输入端不允许悬空，因为悬空会使电位不定，破坏正常的逻辑关系。另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也极易造成栅极感应静电而击穿。所以“与”门，“与非”门的多余输入端要接高电平，“或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高，功耗也不需特别考虑时，则可以将多余输入端与使用端并联。

（２）输入端接长导线时的保护。在应用中有时输入端需要接长的导线，而长输入线必然有较大的分布电容和分布电感，易形成ＬＣ振荡，特别当输入端一旦发生负电压，极易破坏ＣＭＯＳ中的保护二极管。其保护办法为在输入端处接一个电阻，如图３所示， Ｒ＝ＶＤＤ／１ｍＡ。

基本RS触发器原理

图4-1(a)是由两个“与非”门构成的基本R-S触发器,(b)是其逻辑符号。RD、SD是两个输入端，Q及y是两个输出端。

正常工作时，触发器的Q和y应保持相反，因而触发器具有两个稳定状态：

1）Q=1，y=0。通常将Q端作为触发器的状态。若Q端处于高电平，就说触发器是1状态；

2）Q=0，y=1。Q端处于低电平，就说触发器是0状态；Q端称为触发器的原端或1端，y端称为触发器的非端或0端。

由图4-1可看出，如果Q端的初始状态设为1，RD、SD端都作用于高电平（逻辑1），则y一定为0。如果RD、SD状态不变，则Q及y的状态也不会改变。这是一个稳定状态；同理，若触发器的初始状态Q为0而y为1，在RD、SD为1的情况下这种状态也不会改变。这又是一个稳定状态。可见，它具有两个稳定状态。

输入与输出之间的逻辑关系可以用真值表、状态转换真值表及特征方程来描述。

图4

（一）真值表

R-S触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述。

1、当RD =0，SD=1时，不论触发器的初始状态如何，y一定为1,由于“与非”门2的输入全是1，Q端应为0。称触发器为0状态，RD为置0端。

2、当RD =1，SD=0时，不论触发器的初始状态如何，Q一定为1,从而使y为0。称触发器为1状态，SD置1端。

3、当RD =1，SD =1时，如前所述，Q及y状态保持原状态不变。

4、当RD =0，SD =0时，不论触发器的初始状态如何，Q=y=1，若RD、SD同时由0变成1，在两个门的性能完全一致的情况下, Q及y哪一个为1，哪一个为0是不定的，在应用时不允许RD和SD同时为0。

综合以上四种情况，可建立R-S触发器的真值表于表1。应注意的是表中RD

= SD =0的一行中Q及y状态是指RD、SD同时变为1后所处的状态是不定的，用Ф表示。

由于RD =0，SD =1时Q为0，RD端称为置0端或复位端。相仿的原因，SD称置RD

D触发器工作原理

D触发器工作原理

主从JK触发器是在CP脉冲高电平期间接收信号，如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器产生与逻辑功能表不符合的错误状态。边沿触发器的电路结构可使触发器在CP脉冲有效触发沿到来前一瞬间接收信号，在有效触发沿到来后产生状态转换，这种电路结构的触发器大大提高了抗干扰能力和电路工作的可靠性。下面以维持阻塞D触发器为例介绍边沿触发器的工作原理。

维持阻塞式边沿D触发器的逻辑图和逻辑符号如图9-7所示。该触发器由六个与非门组成，其中G1、G2构成基本RS触发器，G3、G4组成时钟控制电路，G5、G6组成数据输入电路。和分别是直接置0和直接置1端，有效电平为低电平。分析工作原理时，设和均为高电平，不影响电路的工作。电路工作过程如下。

(a) 逻辑图

(b) 逻辑符号

图9-7 维持阻塞型D触发器

① CP=0时，与非门G3和G4封锁，其输出为1，触发器的状态不变。同时，由于至G5和至G6的反馈信号将这两个门G5、G6打开，因此可接收输入信号，使=，==。

② 当CP由0变1时，门G3和G4打开，它们的输出和的状态由G5和G6的输出状态决定。==，==。由基本RS触发器的逻辑功能可知，=。

③

触发器翻转后，在CP=1时输入信号被封锁。G3和G4打开后，它们的输出和的状态是互补的，即必定有一个是0，若为0，则经G4输出至G6输入的反馈线将G6封锁，即封锁了D通往基本RS触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用，故该反馈线称为置0维持线，置1阻塞线。G3为0时，将G4和G5封锁，D端通往基本RS触发器的路径也被封锁；G3输出端至G5反馈线起到使触发器维持在1状态的作用，称作置1维持线；G3输出端至G4输入的反馈线起到阻止触发器置0的作用，称为置0阻塞线。因此，该触发器称为维持阻塞触发器。

同步RS触发器电路结构、工作原理及功能表示

1．电路结构

主从RS触发器是时钟触发器的一种。由与非门构成的时钟RS触发器电路结构如图8.9所示，CP为时钟脉冲输入端。

1SC1SCPQQ1RR (a)同步RS触发器电路 （b）逻辑符号

图8.9 同步RS触发器

2．功能分析

当CP=0时，G3、G4门关闭，不论R、S如何变化，触发器输出保持不变。

而CP=1时，R、S端的信号经与非门反相后引到基本RS触发器的输入端，此时触发器输出由R、S及CP决定。S=0、R=1时，S=1、R=0，Q=1，反馈到G1门使Q=0，即不论触发器原态是0态还是1态，电路的输出一定为0；S=1、R=0时，S=0、R=1，Q=1，反馈到G2门使Q=0，即不论触发器原态是0态还是1态，电路的输出一定为1；S=0、R=0时，S=1、R=1，触发器的状态将保持不变。

S=1、R=1时，S=0、R=0，使Q=1、Q=1，破坏了输出信号互补的原则，而随后S=0、R=0时，输出状态可能是1也可能是0，出现了不定状态，这在触发器工作时是不允许出现的。

R、S控制输出状态转换，CP控制何时发生状态转换。时钟RS触发器是在CP=1时发生状态转换，称为高电平触发。

3．功能表示方法

（1）功能表

时钟RS触发器的功能表如表8.3。其功能与基本RS触发器功能相似，但在CP=1到Q

＆ ＆ G1 G2 Q

S R

＆ G3 ＆ G4

S R CP 来时状态才能变化。Qn为CP脉冲到来前触发器的状态，称为现态，Qn+1为CP脉冲到来后触发器的状态，称为次态。

表8.3 RS触发器的功能表

（2）特征方程

表示触发器次态与触发器输入及现态的逻辑关系式称为触发器的特征方程。

根据功能表画出卡诺图，如图8.10，经过化简，得到时钟RS触发器在CP=1时的特征方程：

nnQRSQ1；RS=0约束条件

RS=0为约束条件，表示S、R不能同时为1。