基于CPLD技术的CCD驱动电路的设计

格式：pdf
大小：207.01 KB
文档页数：3

下载文档原格式

基于CPLD的彩色线阵CCD驱动信号的设计11

目录1 技术指标 (1)2 设计方案及其比较 (1)2.1方案一 (1)2.2方案二 (2)2.3方案三 (2)2.4方案比较 (3)3 实现方案 (3)3.1 CPLD驱动板介绍 (3)3.2 TCD2252D简介 (4)3.3 最终实现方案 (4)4 调试过程及结论 (7)5 心得体会 (10)6 参考文献 (10)基于CPLD的彩色线阵CCD驱动信号的设计1技术指标查TCD2252D芯片手册分析各驱动信号的时序关系，结合CCD学习套件，能够基于QuartusII软件平台使用HDL语言编写逻辑时序，驱动线阵CCD正常工作，并能够实现外部信号控制驱动频率的变化，通过示波器能够观测到输出如图1的图像。

图1 CCD线阵驱动时序图2设计方案及其比较2.1方案一方案一为单片机驱动方法。

因为大多是CCD系统里都含有单片机，所以很自然的会联想到单片机的并行锁存输出口所需的驱动脉冲信号，实现对CCD的控制。

单片机靠指令产生I/O口的输出来实现。

由于线阵CCD的典型复位脉冲为1MHz，所以对单片机还是有一定的最低要求。

简易连接图如图2所示。

图2 单片机简易连线图为了获得精确的CCD驱动，最好不要使用循环制性程序。

因为转移指令是要根据某种条件产生的程序分支，而分支程序在不同条件下之行的指令周期数是不同的，因而造成CCD的驱动时序不准确。

但是对于成千的像元的CCD来说，一个工作周期往往需要好多好多字节的程序存储器。

略有麻烦。

2.2方案二方案二为EPROM驱动方法。

所需的器件TCD1208AP的时序如图3所示。

SH为光积分脉冲信号；1、2为时钟脉冲信号；RS为复位脉冲信号；SP为采样保持脉冲信号。

由图3中的时序可以看出：在这5个信号中，最窄的是AB段，即SP和RS两个信号的高电平部分，各个信号的任何部分都是AB段的倍数。

根据这一特点，将这组信号以AB段为基本单位划分为若干个等时间间隔，称为状态。

时钟波形电平变化发生在一定状态变化时刻，这样任意一路信号都被分为上万个状态，处于某一状态时，各路信号或1或0，构成一个状态的数据，将数据依次装入可擦除只读存储器EPROM中，只要等时间间隔地依次输出这些数据就形成了CCD所需的各路波形。

基于CPLD的CCD驱动时序电路设计

基于CPLD的CCD驱动时序电路设计
电荷耦合器件(CCD)，是一种以电荷为信号载体的光电传感器。

他具
有光电转换，电荷存储，转移和检测等功能。

广泛应用于可编程逻辑器件(PLD)是在20 世纪80 年代迅速发展起来的一种新型集成电路，随着大规模集成电路的
进一步发展，出现了PAL 和GAL 逻辑器件，而复杂可编程逻辑器件CPLD 是
在此逻辑器件基础上发展起来的，跟分立元件相比，具有速度快、容量大、功
耗小、集成度高、可靠性强等优点。

故CPLD 被广泛应用于各种电路的设计中。

l TCDl200D 简介
1.1 TCDl200D 的特点
TCDl200D 是日本东芝公司生产的双沟道线阵CcD 器件，具有灵敏度高(饱和曝光量为0.037 x-s)、暗电流低等特点。

该器件具有2 160 个像元，内部信号预处理电路包含采样保持和输出预放大电路，当温度为25℃时，该器件工作
在5 V 驱动脉冲，12 V 电源条件下。

1.2 TCDl200D 驱动时序要求
芯片正常工作需要4 路驱动信号：时钟脉冲Fl，时钟脉冲F2，转移脉冲SH 和复位脉冲RS。

其中SH 为光电荷转移脉冲，其下降沿是每行输出的起始点;F1，F2 为两相交变驱动脉冲(相位差为90。

)，其作用为驱动信号电荷进行
定向转移;RS 为输出极复位脉冲，清除输出即输出一个单元电荷后所剩电荷，
以保证下一个单元电荷电压的正确输出。

在4 路脉冲的正确驱动下，该
2 驱动电路设计与实现
2.1 驱动电路设计
本设计采用wZE-SPXO10.00 MHz 晶振作为系统标准时钟。

按照。

基于CPLD的CCD驱动时序的设计

CCD 模块实现的功能是将输入 ( CLK)为 4 MHz 的脉冲信号变成为频率为 1 MHz、占空比为 1 ∶3的方波脉冲 ,即复位脉冲 ,且经过 8 分频得到一个频率为 0. 5 MHz的方波脉冲 ,作为转移脉冲。 SH 模块是计数器模块 ,当计数值达到预设值时 ,即产生一个持续高电平。BLOCK模块的功能是把 CCD 模块产生的 a1 信号和 SH模块产生的 C21信号进行组合逻辑运算得到转移脉冲 SH 和时钟脉冲 Φ1、Φ2。
CCD 驱动电路的总体设计思想是将驱动时序分成 CCD、SH、和 BLOCK这 3个模块 ,见图 4。每个模块内部都用 VHDL编写 ,从而大大降低设计的复杂性。
图 3 TCD 1206SUP 完整的驱动时序
1. 2 EPM 7128 EPM7128属于 A ltera 公司 MAX7000 系列 CPLD
吴海青 ,等 :基于 CPLD 的 CCD驱动时序的设计
·微电子与基础产品 ·
a1: p rocess( clk) begin if clk’event and clk = ’1’ then if tb1 < 7 then tb1 < = tb1 + 1; else tb1 < = 0; end if; end if;
(复杂可编程逻辑器件 ) ,是以第二代多阵列 (MAX)结构为基础的高性能 CMOS EEPMOS器件 ,其特点是 :逻辑密度达 2 500个可用门 , 128 个宏单元 ;引脚到引脚的逻辑延时为 6 ns,计数器工作频率 151. 5 MHz; 33 V 或 5 V 电源供电 ;具有可编程保密位 ,为设计提供全面保护 ,最大用户 I/O 数目为 100 个 , 84 引脚等多种封装形式 ; A ltera公司 QUARTUSⅡ开发系统提供应用设计支持。

基于CPLD的面阵CCD驱动电路设计

（School of Instrumentation Science and Optoelectronics Engineering，Beihang University，Beijing 100191，China）
Abstract：In design of a TEM camera with CCD ICX285AL as the image sensor，an array CCD driving circuit based on
像元数为 1 434（H）× 1 050（V），由于采用 EXview HAD
CCD 技术，在 500~600 nm 之间的量子效率达到 60%以
上 [4]，非常适合拍摄透射电子显微镜闪烁体的荧光图像，
因此选择 ICX285AL 作为 TEM CCD 相机的图像传感器。
ICX285AL 内部结构如图 1 所示，包含感光单元、垂
摘
100191）
要：在透射电子显微镜相机的研制中，针对 SONY 行间转移面阵 CCD ICX285AL 图像传感器，设计了一款基于
CPLD 的面阵 CCD 驱动电路。以 Altera 公司的 CPLD 芯片 EPM570T100 作为时序发生器产生 CCD 驱动信号和相关双采样控
直移位寄存器、水平移位寄存器三个部分。在积分时间
结束后，感光单元电荷转移到相邻的垂直移位寄存器
中，在垂直转移脉冲 VФ1，VФ2A ，VФ2B，VФ3，VФ4 共同作用下
器，设计了一款基于 CPLD 的面阵 CCD 驱动电路，以提
一行一行地转移到水平移位寄存器，在水平转移脉冲

基于CPLD的TCD1501D型线阵ccd自适应驱动电路设计

摘要：本文介绍了利用复杂可编程器件（CPLD）设计TCD1501D 型线阵CCD 的一种驱动方法，同时可以通过单片机控制CPLD 实现CCD 能够根据外界环境自动调节积分时间，实现自适应。

关键词：CCD，CPLD；积分时间；自适应中图分类号：TM307+.3 文献标识码：A DOI:10.3772/j.issn1009-5659.2008.14.008CCD（电荷耦合器件）的基本功能是将光学图像信号转变成一维以时间为变量的电压信号[1]，广泛的应用于元件尺寸测量以及位置检测系统中[2]。

本课题背景是利用CCD 检测带材边缘的位置信息，为后续的控制系统提供数据。

在带钢轧制现场，光照强度浮动因数很多：例如，光源受污染；给光源供电的电压波动等都会造成光照条件的改变，影响测量的准确性，不利于提高系统的信噪比[3]。

为了提高系统的测量精度和抗干扰性，需要实时改变CCD 的光积分时间以补偿现场环境的影响。

本文以TCD1501D 型CCD 芯片为例，分析了芯片的工作过程和驱动芯片的各个信号的要求，阐述了CCD 驱动电路自适应的实现，最后给出了系统仿真结果。

1 TCD1501D 型CCD 的工作原理和驱动时序的产生1.1TCD1501D 芯片的介绍TCDl501D [4]是一种高灵敏度、低暗电流、5000像元且内置采样保持电路的线阵CCD 图像传感器。

1.2 TCD1501D 的工作原理TCD1501D 主要工作在两个阶段——光积分阶段和电荷转移阶段。

在光积分阶段，SH 为低电平时，光敏单元和移位寄存器被隔离，对光敏单元进行光电注入，光敏单元不断的积累电荷，同时被隔离模拟寄存器的电荷在驱动脉冲的作用下向左转移，当模拟移位寄存器的5076个单元的电荷分成奇偶两排在奇偶驱动脉冲的作用下全部从OS 移出后即进入第二阶段。

电荷转移阶段，SH 为高电平时，光敏单元和移位寄存器沟通，光敏单元将光积分时间积累的电荷并行的转移到模拟移位寄存器的电荷势阱中，为了保证移位寄存器中的电荷不再流回光敏单元，此时移位寄存器的电极必须是深势阱[5]，直到移位寄存器和光敏单元隔开。

FPGA_ASIC-基于CPLD工作模式可调的线阵CCD驱动电路设计

驱动设计，需要在修改硬件结构或者更改程序的基当频率较高时，波形易受础上才可以改变某些功能．为了解决这一问题，实现电路的灵活多样电路干扰．性，输出信号的稳定可靠性，本文以型号为引进一种工作模式可ＴＣＤ１７０７Ｄ的线阵ＣＣＤ为例，调的设计方案．运用复杂可编程逻辑器件（Ｃｏｍｌｅｘｐ，作为时序设计ＰｒｏｒａｍｍａｂｌｅＬｏｉｃＤｅｖｉｃｅＣＰＬＤ）ｇｇ载体，将选择器和外部控制电路相结合，用户可以在并结合电磁兼容宽范围内对驱动时序进行改变，（，ＥｌｅｃｔｒｏＭｅｎｅｔｉｃＣｏｍａｔｉｂｌｉｌｉｔＥＭＣ）技术令ｇｐｙ该电路适用ＣＣＤ电路板得到稳定可靠的信号输出．于高速Ｃ对记录一维瞬态信息具有一定意义，ＣＤ，可用于线阵ＣＣＤ推扫模式．
２．１驱动电路工作原理传统驱动电路利用时序发生器只是提供ＣＣＤ
３期
谭露雯，等：基于ＣＰＬＤ工作模式可调的线阵ＣＣＤ驱动电路设计
４３７
芯片所需的时钟脉冲，当各时序设定好后，如想更改以符合不同的实验要求，则必须对程序进行修改．基本文在设计电路时于ＴＣＤ１７０７Ｄ的工作时序要求，充分考虑了实际需求，工作原理框图如图２．由外部时钟提供主脉冲，各驱动时序通过编程后由编程端口Ｊ利用ＣＴＡＧ下载至ＣＰＬＤ，ＰＬＤ和控制电路结将来自外部的控制命令转换成相应的控制信号，合，再传递至Ｃ外部控制端主要是由进行选择ＣＤ芯片．的拨动开关以及微处理器通过的接口电路组成．将ＣＣＤ芯片的弱小信号进行一个放大处理后信号输出．

基于CPLD的高速面阵CCD驱动电路设计

收稿日期338 光电技术应用基于CPLD 的高速面阵CCD 驱动电路设计孔　渊,王世勇,崔洪洲,周起勃(中国科学院上海技术物理研究所,上海200083)摘　要:　着重介绍了基于CP LD 来设计产生高速面阵I A -D1CC D 芯片复杂驱动时序和整个CCD 相机的电子系统控制逻辑时序。

同时采用CCD 视频处理专用集成芯片处理CC D 输出信号,提高了图像信噪比,改善了图像质量。

使用结果表明:该硬件电路结构简单、成本低廉、可靠性高、功耗较低,并满足了工程项目小型化的要求。

关键词:　电荷耦合器件;可编程逻辑器件;驱动电路;CC D 视频处理专用集成芯片中图分类号:　T N386.5　文献标识码:　A 文章编号:　1001-5868(2003)05-0363-04Design of CPLD 2ba s ed High Speed Area Array CCD Driving CircuitK O NG Y uan ,W ANG Shi 2yong ,CUI H ong 2zh ou ,ZH OU Qi 2bo(Shangha i Institute o f Thechnica l Physi cs ,Chi nese Aca demy of Sci ences ,Shangha i 200083,C HN )Abstract :　A design m ethod i s intr oduced for the com plex driving tim er of high speed area array CC D and for the c ontrol logic timer of the whole electr onic system of the CC D camera ,based on CP LD.At the same tim e ,the CC D output video signal w as pr ocessed by adopting s pecific integrated circuit (ASI C)for CCD vide o signal pr ocessing ,s o t hat both the signal 2to 2noise ration and the image quality are im pr oved.The result indicates that t he circuit is characterized by simple framew ork ,low l c ost ,high reliability ,and low power consumption ,which meet the demand of miniatur ization for the project.K ey w or ds :　charge coupled device ;pr ogrammable logic device ;driving circuit ;s pecific i ntegrated circuit for CC D1　引言近几十年来,电荷耦合器件(CC D )在图像传感、信号处理、数字存储等领域取得了重大发展。

基于CPLD的彩色线阵CCD驱动设计

整个驱动信号的工作过程如下：当Ｓ的高电平到Ｈ来时，ＣＤ传感器曝光的光敏单元会将采集到的光Ｃ
信号转移到相应的移位单元中。Ｓ为低电平时候Ｈ上述转移过程完成，光敏单元进入下一行周期感光
采取自顶向下的设计方法。在完成程序的输入，在Ｑａｕ软件平台进行编译和仿真从而验证设计的功ｕｒｓｔ
占空比约为１：５的方波；积分时间内，至少有光３２个Ｒ８２Ｓ脉冲。ＰＩＨ的频率２ＭＨ，占空比约为５ｚ
１的方波；但是其相位与Ｒ信号不同。在保证基：５Ｓ
４２
长春理工大学学报（自然科学版）
２１年０１
图２Ｑｕｒｓ境下的原理图ａｔ环ｕ
４１
蓝；两相５Ｖ脉冲驱动，１路驱动信号的最高频率４
为２ＭＨ；５ｚ三色信号奇偶并行，共六路输出信号；供电电源为１Ｖ。扫描Ａ页面可以有２ｅｍ２３４ｉｓｍｌ／ｎ
的分辨力。
１驱动时序分析．２
各时序信号的时间关系要求。如图１所示，规定了这些时间意义。注意：在 “ｏ ”标示的时间内保ｎｔｅ
ＡｂｔａｔｎｏｄｒｔｅｔｔｅｎｅｓｏｏｏｃｎｉｇｌｅｒａｒｙＣＣＤｈｐＴＣＤ２０Ｄ，ｔｉａｅｒｓｎｓａｄｉｉｇｓｒｃ：Ｉｒｅｏｍｅｅｄｆｃｌｒｓａｎｎａｒａｈｎｉｃｉ７３ｈｓｐｐｒｅｅｔｒｎｐｖｐａｒｉｅｌｆｎａＣＣＤａｅｎＣＰＤ，ｃｍｂｎｓｓｈｍａｉｄＶＨＤＬｄｓｇｇａｅｔｅｉｅｄｉｅ，ｕｅ４ｎｏｌｒｂｓｄｏＬｏｉｅｅｔａｃｃｎｅｉｎｌｕｇｄｓｇｔｒｖｒｎａｏｎｈｓｓ７ＡＨＣ０４

基于CPLD技术的线阵CCD驱动电路设计

基于CPLD技术的线阵CCD驱动电路设计
蔡泽彬;蒋跃
【期刊名称】《空军预警学院学报》
【年(卷),期】2004(018)001
【摘要】针对以往设计的电荷耦合器件(CCD)驱动电路存在着体积大、易受干扰和工作频率低的缺点,设计出一种基于复杂可编程逻辑器件(CPLD)技术的CCD驱动电路,可用于不同型号的CCD,同时提高了整个系统的稳定性和工作的效率.仿真结果表明,该电路具有一定的实用价值.
【总页数】4页(P50-52,55)
【作者】蔡泽彬;蒋跃
【作者单位】空军雷达学院基础部,湖北,武汉,430019;空军雷达学院基础部,湖北,武汉,430019
【正文语种】中文
【中图分类】TN79
【相关文献】
1.基于CPLD的带电子快门功能线阵CCD驱动电路设计 [J], 赵光兴;赵雅
2.基于CPLD的线阵CCD驱动电路设计方法的研究与实现 [J], 胡丽;宋文爱;杨录
3.基于CPLD的线阵CCD驱动电路设计 [J], 何敏;王道平
4.基于CPLD的线阵CCD的驱动电路设计与实现 [J], 郭焱
5.基于CPLD和Verilog的高精度线阵CCD驱动电路设计 [J], 黄文林;扬光永;胡国清
因版权原因，仅展示原文概要，查看原文内容请购买。

基于CPLD的CCD驱动电路的设计

前３种方法基本偏重硬件的实现，调试困难，活性灵较差。而后一种方法虽编程灵活，但存在资源浪费
较多、率较低的缺陷 ¨ 。频
离行。该ＣＤ需要ｌ驱动信号。包括感光区转Ｃ２路移脉冲（：１２，，）存储区转移脉冲Ｍｉｉ，３４、（（＝１ｉ，＝１２３４、储区到水平读出移位寄存器转移脉，，，）存冲Ｍ、水平读出移位寄存器转移脉冲２、出放大器复位脉冲彻。）读由该款ＣＤ的结构可知，ＣＣＣＤ的一个工作周期分为两个阶段：光阶段和高速转移阶段。感光阶感
只须将ＣＬ内部逻辑重新编程即可。２因此非常ＰＤｌ适合ＣＤ驱动电路的设计、作、试和进一步开Ｃ制调发、升级。现给出一个基于ＣＬＰＤ技术的面阵ＣＤＣ驱动电路的完整的硬件设计。
ＳｉＴｃｎｌｇｎｇｎｅｉｇｃｅｅｈｏｏｙａｄＥｎｉｅｒｎ
基于ＣＬＰＤ的ＣＤ驱动电路的设计Ｃ
陈智邱跃洪张伯珩 ’
（中国科学院西安光学精密机械研究所西安７０１；，１１９中国科学院研究生院北京１０３，００９）
智（９８）女，１７一，陕西西安人，汉族，中国科学
院西安光学精密机械所在读博士研究生，研究方向：光电信号处理
及ＣＤ相机设计。Ｅ—ｍａ：ｎｙｚｉ．ｉａＣｒ。Ｃｉｓｄｃ＠ｒｐｓ．Ｏｌａｎｎ

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

ｅｓｒｈｔｂｌｙｏｈｓｓｅａｌｏｎａｃｈｎｕｅｔｅｓａｉｔｆｔｅｙｔｍｓｅｈｎｅｔｅｗｅｒｒｑｅｎｙｉｋｆｅｕｃａｄｎｍａｅｅｉｉｎｕｅｏｈｉｎｅｏｕｃｏｋｆｃｅｔｓｆｔｅｎｅｒｒｓｒｅｆＣＰＬＤ．Ｔｈｒｓｌｅｅｕｔ
参考文献
【１】廖常初．￥－０１０Ｌ应用技术．７３００ＰＣ４机械工业出版社．２０．０５【２】西门子公司．ＳＭＡＩ￥－０参考手册．２０．ＩＴＣ７０４０￣【】门子公司．ＳＭＡＩＴＰ７Ｖ．犏程使用手册．２０．３西ＩＴＣＳＥ５２０３
ＣＬ（ｍｐｅｒｇａＰＤｃｏｌｐｏｒｍｍａｌｌｇｅｉ）ｔｃｎｌｇ．ＴｋｎｈｘｂｅｏｉｄｖｃｅｈｏｙａｉｔｅｃｅｏｇｌｅｒｍａｅｓｎｏＣＤ（ｈｒｅｃｕｌｄｄｖｃ）ｉａｇｅｓｒｎｉＣｃａｇｏｐｅｅｉｅＤ５５ｓａ３７Ｄａｎ
■ －，：．Ｉ
关键词：ＣＬ；ＣＤ驱动：时序ＰＤＣ；中圈分类号：Ｔ７文献标识码：ＢＮ９
ＣＣＤｄｉｉｇｃｒｕｔｄｅｉｎｒｎｉｉｖｃｓｇｗｉｔＣＰＬｅｈｏｌｇｈＤｔｃｎｏｙ
ＺＨＥＮＧｕｌＧｉｉｎ．ＣＨＥＮＳｉ
维普资讯
仪器仪表用户
４结束语
通过在ＰＣ中添加测试模块，在操作面板上控制液压系统进Ｌ行液压回路功能测试，不但避免了在恶劣的现场环境中手工执行液压回路功能测试．操作员在监控室即可完成液压回路功能测试，同时测试数据记录在ＰＣ的存储器中。而且在添加测量液压系统压Ｌ力和流量的传感器后，可以进一步扩展测试功能，为液压回路功能测试提供更多的数据资料。ｏ
【】西门子公司．ＳＭＡＩＭＩＯ２／４ＩＴＣＨＰ７３７操作面板设备手册．２Ｏ．０３作者简介：孟伟民（１８－男。河北人．助理工程师。主要研究方向：计算９０）．机技术；彭刚．男，工程师。主要研究方向：蓑备管Ｊｌ；王洪叉，男，工程师，主要研究方向：装备管理．作者声明：自将本文稿酬捐为 “ 愿仪器仪表用户杂志爱心助学基金
二
～］
（ｐ．ｏｔｍａｉｎＥｎｉｅｒｎ，ｗｕａＤｅｔｆＡｕｏｔｇｎｅｉｇｏｈｎ
Ｕｎｖｒｉ．Ⅵｒｈｎ４Ｏ７）ｉｅｓｙｔｕａ３Ｏ２
Ａｓｒｃ：ＴｈｓａｅｉｔｏｕｅａｂｔａｔｉｐｐｒｎｒｄｃｓｄｎｉｇｉｕｔｆｖｎｃｒｉｃｏＣＣＤｗｉｔｅｔｈｈ
特点和优势．结果裹明：该技术可以提高驱动电路的稳定性和工作频率．有效利用了ＣＬＰＤ的内部资源．具有较高的实用价值．可借鉴适用于其他型号
的ＣＣＤ。
路驱动信号分别为：时钟Ｏ转移脉冲Ｇ复位时钟Ｏ和采，，样保持时钟ＨＯ。各路驱动脉冲必须同时满足一定的时序关系：复位时钟Ｏ的相位落后于采样第０时钟脉冲Ｏ的宽度必须大于转移脉冲．Ｏ个Ｇ的宽度．驱动时序如图１所示。
圈１驱动时序圈
ｃｎｂｒｐｓｄｓａｓｉｐｉｄｔＣＣＤｏａｅｐｏｏｅａｋｌａｐｌｏｌｅｃｍｐｎｎｓｏａｉｕｏｅｔｆｖｒｓｏ
ｍｏｅｓａｅ１ｄｌｓｗｌ．
３驱动电路设计
四路脉冲的作用描述如下：当被测目标的光信号通过光学系统在ＣＤ光敏元上成像时，ＣＣＣＤ器件便将光信号转换成与光强成正比的电荷信号，光敏阵列的两侧为转移栅和模拟移位寄存器，在转移脉冲Ｔ的作用下，ＭＯＧＳ电容中的电荷信号通过两侧的ＣＤ转移栅转移到模拟移位寄存器中，然后在时钟妒１的作用Ｃ０下串行地从输出端口出，复位一次输出一个信号：采样保持时钟输妒ＳＯ的作用是去掉输出信号中的调幅脉冲成分，使输出脉冲的Ｈ幅度直接反映像敏单元的照度．图２所示是典型的ＣＤ驱动电Ｃ路，ＣＬＰＤ输出信号的高电平只有３３，Ｃ４ｏ可以将其提升．Ｔ７ＨＣ４Ｖ到５以满足ＣＣＤ对驱动信号电平的要求，同时由于ＴＣ４０Ｖ，７ＨＣ４是一个非门转换器，所以设计各路脉冲时，ＣＬＰＤ输出都应该是反逻辑。实现ＣＤ驱动的关键是如何产生以上的四路波形（妒ＩＣＯ，ＳＯ，Ｒ，Ｔ）ＨＯＧ．对于ＣＤ的驱动波形的实现，采用了原Ｃ理图和硬件语言相结合的设计输入方式实现．典型驱动电路如图２所示．
文章编号：１７－０１２０）３０８－３１１４（０６０ — ０００６
基于ＣＰＤ技术的ＣＣＤ驱动电路的设计Ｌ
郑贵林，陈思
４ｏ？）３ｏ２（武汉大学自动化系，武汉
摘要：本文介绍了一种基于ＣＬ（ＰＤ复杂可编程逻辑器件）技术的ＣＣＤ驱动电路，井以线阵Ｃ（ＣＤ电荷耦合器件）／Ｐ３７Ｄ为例，探讨了该技术的ＪＤ５５
ｅａｍｐｅｔｅａｄａｃｓａｔｅｆａｕｅｏｔｉｔｃｎｏｙｉｘｌ．ｈｖｎｅｎｄｈｅｔｒｓｆｈｓｅｈｏｌｇｓ
ｅａｏｒｔｄｌｂａｅ．Ｔｅｅｐｒｈｘｅｉｎｍａｉｓｓｈｔｔｅｉｉａｏｏｌｍｅｔｎｆｔｔａｈｃｒｔｅｃｕｃｎｎｔｎｙ