下载文档原格式
allegro常见问题解答allegro常见问题解答allegro是Cadence 推出的先进 PCB 设计布线工具，下面店铺准备了关于allegro常见问题解答，欢迎大家参考!1 无论哪个版本都经常出现自动退出，提示为非法操作，然后不能存盘，自动退出。
(ALLEGRO)(出现这种情况，主要是操作系统方面的原因，ALLEGRO要求在英文NT或WINDOWS 2000下使用.在中文WINDOWS 2000下,出错概略提高许多。
事实上，设计人员应充分使用Allegro的Autosave 功能，以避免各种情况下引起的数据丢失。
提示：Allegro在异常退出时，会在当前设计目录下产生一个后缀为sav的文件。
用Allegro打开该文件，另存为brd文件即可)2在ALLEGRO中，编辑焊盘时，经常会出现“执行程序错误”而退出程序，且没有备份文件，导致之前的工作白费。
(此问题14.1已经解决，而且同样与操作系统有关)3 在从自动布线器(SPECCTRA)建军回到ALLEGRO后，输出表层的线、孔就与器件成为一个整体，移动器件时，线、孔就附在上面一起移动。
(实际上，这个功能是Cadence应大多数用户要求而添加上的，主要是为了方便移动器件的时候fanout后的引腿和via能跟着一起移动。
如果你实在不愿意这么做，可以执行下面这个Skill程序解决，以后版本将会有选项供用户选择：; The following Skill routine will remove invisible; properties from CLINES and VIAS.; The intent of this Skill program is to provide; users with the ability of deleting the invisible; properties that SPECCTRA/SPIF puts on. This will allow the moving; of symbols without the attached clines/vias once the; design is returned from SPECCTRA if the fanouts were originally; put in during an Allegro session.;; To install: Copy del_cline_prop.il to any directory defined; within your setSkillPath in your; allegro.ilinit. Add a "load("del_cline_prop.il")"; statement to your allegro.ilinit.;; To execute: Within the Allegro editor type "dprop" or; "del cline props". This routine should; only take seconds to complete.;; Deficiencies: This routine does not allow for Window or; Group selection.;; WARRANTIES: NONE. THIS PROGRAM WAS WRITTEN AS "SHAREWARE" AND IS AVAILABLE AS IS; AND MAY NOT WORK AS ADVERTISED IN ALL ENVIRONMENTS. THERE IS NO; SUPPORT FOR THIS PROGRAM.;; Delete invisible cline/via properties.;axlCmdRegister( "dprop" 'delete_cline_prop)axlCmdRegister( "del cline props" 'delete_cline_prop)(defun delete_cline_prop ();; Set the Find Filter to Select only clines(axlSetFindFilter ?enabled (list "CLINES" "VIAS")onButtons (list "CLINES" "VIAS"));; Select all clines(axlClearSelSet)(axlAddSelectAll) ;select all clines and vias(setq clineSet (axlGetSelSet))(axlDBDeleteProp clineSet "SYMBOL_ETCH") ;Remove the property(axlClearSelSet) ;unselect everything4.用贴片焊盘(type=single)做成的package，用toolspadstackmodify design padstack...编辑，发现type变成了blind/buried。
1. 更新封装答：封装修改后，在allegro下palce--update symbols。
在package symbol下选择要更新的封装。
注意勾选update symbol padstacks Ignore FIXED property。
2. 如何批量放置VIA？答：比方在TOP层铺了一片铜到地，然后想规则的放置一批VIA将表面铺铜区连接到地层，能不能自动完成啊？手动放很麻烦也不均与，影响美观Copy Find勾選Via Option填寫數量，間距。
3. Allegro中查看过孔属性及批量替换过孔方法:答：依次单击Tools--Padstack--Modify Design Padstack，然后单击选中某过孔或焊盘，再在右边的Option栏中点Edit按钮即可查看和修改。
依次单击Tools--Padstack--Replace，然后分别在Old 栏跟New栏中填入你想替换的焊盘，按Replace即可。
4. Allegro快捷键设置空格旋转器件答：funckey ' ' iangle 90 #以90度旋转选中的物体funckey ~R iangle 45 #以45度旋转选中的物体空格键90度旋转， Ctrl+R 45度旋转5. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。
是什么地方需要设置，哪位大虾告诉哈我？答：setup/user preferences/display/display_nohilitefont 这个选项打勾就行了。
6. 不小心按了Highlight Sov后部分线高亮成白色，怎样取消？答：这个是用来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地网络，然后再按Highlight Sov刷新即可。
7. 如何更改Highlight高亮默认颜色？答：可以在Display->Color/Visibility->Display->Temporary Highlight里修改即可，临时修改颜色可以点Display->Assign Color来实现。
Allegro问提解答Allegro问题集锦1、问：我在产生NC TAPE 文件时提示error，但并没有生成NCTAPE.LOG可供查找错误原茵，望高手帮助！答：NCTAPE.LOG的内容其实也就是执(de0 nei4 rong2 qi2 shi2 ye3 jiu4 shi4 zhi2)行File/Viewlog命令弹出的文本中的内容。
您可以通过这个来查看，您不能产生log文件的原茵可能是软件的关于TEXT 的路径设置有问题。
您可以去SETUP/USER PERFERENCE中的CONFIG_PATH进行查看2、问：问一个入门的问题：从Capture导入的网表是不是要在Capture里把封装定义好？OrCAD里的封装如何查看？答：一般在Capture中需要定义属性（在原理图编辑器中选择物件查看他的属性）中选择Cadence-Allegro/SPECCTRAQuest/APD，然后查看PCB Footprint属性，这个属性一般是用来和Allegro中的封装做对应的，也就是这里填入的就是Allegro封装（请注意这里的封装是指的在Layout时候用到的封装）的名称，导出网络表的时候软件会做自动的抓取到生成的网络表中，这样在Allegro中导入网络表的时候Allegro才知道是抓取哪个元件，封装有两种：一种是在原理图中用的，一种是在Layout （Allegro）时候(_shi2 hou4)用的，我不知道您是希望在ORCAD中查看哪个封装，如果(zhong cha kan na ge feng zhuang _ru guo)是后者的话在Capture中无法看到，但是如果您建立了Capture CIS的Database的话(de0 hua4)就可以看到了。
3、问：Allegro中的封装和OrCAD里的是否一致？答：对不起，我想问问您所指的ORCAD的封装是指原理图的封装还是指ORCAD LAYOUT软件的封装呢，如果您是指的(de feng zhuang ne _ru guo nin shi zhi de)原理图中的封装的话那是两个完全不同的概念，一个是用在原理图中，我们叫他元件的SYMBOL，另一个呢是在进行Layout的时候需要用到的。
光绘文件出现问题总结目录目录 (1)6.1 PCB里面有钻孔列表，但是Gerber文件中没有钻孔列表 (2)6.2 生成光绘文件时，提示错误Dynamic shapes are out of date ;please updatethem.check for out of date shapes in setup drawing option dialog (2)6.3 钻孔文件在CAM中显示尺寸不正常 (2)6.4导出的PDF中TOP和BOTTOM层有refdes (3)6.5 同样的gerber文件在CAM350中单位不一致？ (3)6.6 XXX-1-2.drl文件在CAM350里面不显示 (5)6.7 生成gerber文档时出现【Database has errors:artwork generationcanceled.please run dbdoctor】错误。
(5)6.8生成gerber文件某些层没有外框，但在PDF文档里有。
(5)6.9生成gerber文件时出现警告：Photoplot outline rectangle not found ...using drawing extents (5)6.10 生成gerber文件时，很多警告：WARNING: Segment with same start and endpoints at (67.0201 174.2666) will be ignored. Increasing output accuracy may allow segment to be generated.等 (5)6.11导出gerber文件时提示警告：Photoplot outline rectangle not found …using drawing extents (5)6.12 Cadence Allegro 如何输出异型钻孔文件？ (5)6.13如何在CAM350里面检查rou文件？ (6)6.14 Out of shapes 错误提醒 (6)第八章其他问题 (8)8.1 cadence16.6 allegro处理铜皮软件就卡死？ (8)8.2 Dynamic shapes are out of date;please update them.check for out of dateshapes in setup drawing options dialog. (8)8.3用CAM打开光绘文件时，NC（钻孔）文件的格式跟之前选定的不一样 (8)8.4嘉立创上下单解析失败 (8)第六章光绘文件出现问题总结6.1 PCB里面有钻孔列表，但是Gerber文件中没有钻孔列表原因有两个：可能是没有设置线宽Manufacure-->Artwork-->右侧的Undefined line with:设为非0（如0.1）如果照（1）中设置了线宽还是没有列表，那么manufacture”-->“artwork”，在“NC”（自己命名的钻孔文件）层右键“display for visibility”，这时你看下是否有上面的钻孔表，如果没有，就需要添加。
ALLEGRO常见问题大全Q: Allegra中颜色设置好以后，应该可以导出相关设置文件，下次碰到不同设置的板子，看着难受就可以直接读入自己的文件改变设置了A:16.2版本的可以这样做：file->export->parameters,选中颜色就行了，其它的参数一样可以保存。
Q:ALLEGRO 自动布线后,为直角.如何调整成45度角走线A: ROUTE --GLOSS---PARAMETERS---CONVERT CORNET TO ARC一、群组布线;群组布线包括总线布线和一次布多外Trance.1.一次布多个Trance .鼠标左键进行选择多外PIN,或VIA. 同时可以在布线过程中用右键切换到单线模式。
群组布线只能在一个层中，不允许打过孔。
也可以在群组布线过程中，右键，“CHANGE Control Trace”Cadence CIS即原理图中，放大缩小缩小的快捷键按住CTRL键+鼠标中间滚轮）5. ALLEGRO 出光绘文件前，最好加个PHOTO_OUTLINE,确认输出光绘文件的范围Class: manufacture — Subclass: photoplot outline6. 光绘设置详解/bbs/viewthread.php?tid=28&page=1ALLEGRO 标注 1. dimension linear : 对于比较规则，简单的板子，通常采用.2.dimension datum ：对于较复杂的板子可以采用。
先确定一个基准点，接下来对每个点所标注的数据都是相对基准点的坐标值。
Manufacture------dimension/draft -----dimension linear / dimension datum2.表层铺铜时，由于铺铜和PIN 的间距问题，在PIN 和PIN 之间经常产生一些尖角。
产生这种原因的解决办法：一。
一个一个修改Boundary二。
Q: Allegra中颜色设置好以后，应该可以导出相关设置文件，下次碰到不同设置的板子，看着难受就可以直接读入自己的文件改变设置了A:16.2版本的可以这样做：file->export->parameters,选中颜色就行了，其它的参数一样可以保存。
Q:ALLEGRO 自动布线后,为直角.如何调整成45度角走线A: ROUTE --GLOSS---PARAMETERS---CONVERT CORNET TO ARC一、群组布线;群组布线包括总线布线和一次布多外Trance.1.一次布多个Trance .鼠标左键进行选择多外PIN,或VIA. 同时可以在布线过程中用右键切换到单线模式。
群组布线只能在一个层中，不允许打过孔。
也可以在群组布线过程中，右键，“CHANGE Control Trace”Cadence CIS即原理图中，放大缩小缩小的快捷键按住CTRL键+鼠标中间滚轮）5. ALLEGRO 出光绘文件前，最好加个PHOTO_OUTLINE,确认输出光绘文件的范围Class: manufacture — Subclass: photoplot outline6. 光绘设置详解/bbs/viewthread.php?tid=28&page=1ALLEGRO 标注 1. dimension linear : 对于比较规则，简单的板子，通常采用.2.dimension datum ：对于较复杂的板子可以采用。
先确定一个基准点，接下来对每个点所标注的数据都是相对基准点的坐标值。
Manufacture------dimension/draft -----dimension linear / dimension datum2.表层铺铜时，由于铺铜和PIN 的间距问题，在PIN 和PIN 之间经常产生一些尖角。
产生这种原因的解决办法：一。
一个一个修改Boundary二。
直接操作：在Add Shape 后，shape ---parameters 里，Create pin Voids 选中IN line3.倒角Manufacture------dimension/draft――Fillet 圆角Manufacture------dimension/draft――Chamfer 斜角以上操作只对LINE 画的外框有效，而对Shape 无效。
Allegro 使用中的问题集锦（Q：question A:answer）1. Q：我的ALLEGRO 是14.0版本的，FILE——EXPORT——后面就没有看到SUB DRAWING的命令了。
如果用EDIT——COPY的话又不能把A板的线贴到B板上，我该怎幺办？A: 是不是你启动Allegro 时Cadence Product Choices 没选好,要选PCB Dedign Expert 或Allegro Expert~~~[此贴被apple在2004-06-21 2:12 PM重新编辑]2. Q: 在ALLEGRO中，找个器件好难啊，他只是点亮器件而光标不移动到器件那里。
请问各为大侠，有没办法可以象POWERPCB 那样，查找零件时光标跟着移动？A:确认将组件点亮后，将鼠标移动至右下角的小显示框中，单击左键，光标即可自动转到所点亮的组件处.3. Q: 将logic_edit_enabled打开后，只能删除单个的net, logic_edit_enabled打开".是从何处打开???A: 在14.2中的操作：Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下删除NET。
4. Q: 想移动组件的某一个PIN ，请问该如何做。
用move 命令，总提示Symbol or drawing must have UNFIXED_PINS property。
A: edit -> properties 选中要move Pin的组件的 symbols，增加 UNFIXED_PINS 属性即可。
5.Q: how can i get rid of the "dynamic length" dialogue box?A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on6 .Q：请问如何将以删除的PIN NUMBER及SILKSCREEN还原??A：删除此零件,再重新导入~~~或可以直接UPDATE 零件也可以7. Q：从orcad导入后，place->quickplace，但是出来的组件上面很多丝横，就和铺铜一样，怎幺回事？A：把PACKAGE GEOMETRY 的 PLACE_BOUND_TOP 勾掉即可.8. Q：请问在allegro中,怎様画一条没有绿漆的线??A：同样位置再画一根sold mask的线9. Q：如何将走线的尖角过渡改成圆弧？A：可以直接画圆弧上去，记得勾上replace etch，原来的线就没了或使用slide 命令﹐然后在右边的tab option选项中的comers改成arc,再去移动线﹐就可以改成圆弧﹗10.Q： allegro中覆铜的基本步骤是怎样的？A：edit/shape进入shape编辑模式——edit/change net(pick)点上GND net——shape/parameters 设置相关参数（看help）——void/auto进行shape处理——shape/fill退出shape编辑模式。
ALLEGRO常见问题大全Q: Allegra中颜色设置好以后，应该可以导出相关设置文件，下次碰到不同设置的板子，看着难受就可以直接读入自己的文件改变设置了A:16.2版本的可以这样做：file->export->parameters,选中颜色就行了，其它的参数一样可以保存。
Q:ALLEGRO 自动布线后,为直角.如何调整成45度角走线A: ROUTE --GLOSS---PARAMETERS---CONVERT CORNET TO ARC一、群组布线;群组布线包括总线布线和一次布多外Trance.1.一次布多个Trance .鼠标左键进行选择多外PIN,或VIA. 同时可以在布线过程中用右键切换到单线模式。
群组布线只能在一个层中，不允许打过孔。
也可以在群组布线过程中，右键，“CHANGE Control Trace”Cadence CIS即原理图中，放大缩小缩小的快捷键按住CTRL键+鼠标中间滚轮）5. ALLEGRO 出光绘文件前，最好加个PHOTO_OUTLINE,确认输出光绘文件的范围Class: manufacture — Subclass: photoplot outline6. 光绘设置详解/bbs/viewthread.php?tid=28&page=1ALLEGRO 标注 1. dimension linear : 对于比较规则，简单的板子，通常采用.2.dimension datum ：对于较复杂的板子可以采用。
先确定一个基准点，接下来对每个点所标注的数据都是相对基准点的坐标值。
Manufacture------dimension/draft -----dimension linear / dimension datum2.表层铺铜时，由于铺铜和PIN 的间距问题，在PIN 和PIN 之间经常产生一些尖角。
产生这种原因的解决办法：一。
一个一个修改Boundary二。
allegro常见报错#1 Error [ALG0045] multiple pin 3's which have different nets connected for U36: SCHEMATIC1, PMSP3_1POWER (215.90, 193.04).Check for incorrect packaging of all devices in U36.#2 Error [ALG0045] multiple pin 3's which have different nets connected for U36: SCHEMATIC1, PMSP3_1POWER (368.30, 160.02).Check for incorrect packaging of all devices in U36.#3 Error [ALG0045] multiple pin 3's which have different nets connected for U36: SCHEMATIC1, PMSP3_1POWER (388.62, 187.96).Check for incorrect packaging of all devices in U36.这个问题其实有两种情况（主要说第2种）:1、在同一个元件里确实有两个编号相同的PIN，除了POWER引脚外。
2、一个元件里有多个子元件，一般电源引脚我们定义为POWER 属性，还给他起一个PIN名，如：POWER 或GND。
如果你联接的时候不是联接到网络名相同的POWER 或GND，则报错：#1 Error [ALG0045] multiple pin 3's which have different nets connected for U36: SCHEMATIC1, PMSP3_1POWER (215.90, 193.04).Check for incorrect packaging of all devices in U36. 你只要改一下引脚步名，就可以解决了。
利⽤Allegro画封装和布局时常见错误详解⼀：焊盘篇1. 问题⼀：⽤padstack editor制作完焊盘后，在pcb editor中找不到焊盘。
解决办法：在Pcb editor中选择set→user preference→paths→Library→分别在padpath和psmpath中加⼊焊盘的路径（选中所对应的上层⽂件夹即可）⼆：⽹表导⼊篇（Cadence中⽣成netlist失败的原因）1. 问题⼀：Unable to open c:\Cadence\PSD_14.2\tools\capture\allerro.cfg for reading.Please correct the above error(s) to proceed.错误原因：allegro.cfg⽂件找不到或allegro.cfg⽂件不能打开，这个问题的根源是，有可能每台电脑上安装Allegro的位置不⼀样，allegro.cfg⽂件找不到是理所当然的。
解决办法：点⽣成netlist，点setup，修改路径为capture\allegro.cfa所在路径，把allegro.cfg⽂件的位置选择你现在安装⽬录的⽂件位置。
（⽰例：D:\Cadence\SPB_16.5\tools\capture\allegro.cfg）2.问题⼆：#1 ERROR(ORCAP-36055):Illegal character in \hi-am13-mb-v.ooo(a10)#2 ERROR(ORCAP-36055):Illegal character in \hi-am13-mb-v.ooo(a10)\#3 ERROR(ORCAP-36055):Illegal character in \hi-am13-mb-v.ooo(a10)\…….错误原因：⾸先确认了是⾮法字符，ORCAD包含的⾮法字符有：”/”、”<”、”>”、”#”、”$”、”（”、”）”。
1. 更新封装答：封装修改后，在allegro下palce--update symbols。
在package symbol下选择要更新的封装。
注意勾选update symbol padstacks Ignore FIXED property。
2. 如何批量放置VIA？答：比方在TOP层铺了一片铜到地，然后想规则的放置一批VIA将表面铺铜区连接到地层，能不能自动完成啊？手动放很麻烦也不均与，影响美观Copy Find勾選Via Option填寫數量，間距。
3. Allegro中查看过孔属性及批量替换过孔方法:答：依次单击Tools--Padstack--Modify Design Padstack，然后单击选中某过孔或焊盘，再在右边的Option栏中点Edit按钮即可查看和修改。
依次单击Tools--Padstack--Replace，然后分别在Old 栏跟New栏中填入你想替换的焊盘，按Replace即可。
4. Allegro快捷键设置空格旋转器件答：funckey ' ' iangle 90 #以90度旋转选中的物体funckey ~R iangle 45 #以45度旋转选中的物体空格键90度旋转， Ctrl+R 45度旋转5. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。
是什么地方需要设置，哪位大虾告诉哈我？答：setup/user preferences/display/display_nohilitefont 这个选项打勾就行了。
6. 不小心按了Highlight Sov后部分线高亮成白色，怎样取消？答：这个是用来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地网络，然后再按Highlight Sov刷新即可。
7. 如何更改Highlight高亮默认颜色？答：可以在Display->Color/Visibility->Display->Temporary Highlight里修改即可，临时修改颜色可以点Display->Assign Color来实现。
8. 如实现Highlight高亮部分网络，而背景变暗，就像Altium Designer那样？答：可以在Display->Color/Visibility->Display->Shadow Mode打开该模式，并且选中Dim active layer即可。
9. 快速切换层快捷键答：可以按数字区里的“-”或“+”来换层。
10. OrCAD跟Allegro交互时，出现WARNING [CAP0072] Could not find component tohighlight错误等？答：OrCAD输出网表，Allegro导入网表，确保两者对的上号，然后在Orcad选中元件，再右键Editor Select，即可在Allegro中选中该元件；反过来，在Allegro中要先Highlight某元件，在Orcad 中变会选中该元件。
1.ORcad :首先打开orcad和allegro分别占1/2的窗口界面。
然后orcad中Tools/creatnetlist/PCB Editor中Create PCB Editor Netlist下的Options中设置导出网表的路径。
然后确定导出网表。
2.Allegro: 最底下的Import directory中设置刚才导出网表的路径。
然后导入即可，只要不出现error即可。
3.操作互动：首先在allegro中选中高亮display/Highlight，然后到orcad中选中一个元件或者引脚哪么对应的allegro中旧高亮显示了。
当然了选中Dehighlight就可以不高亮显示了。
11. 关于盲孔及埋孔B/B Via的制作方法？答：可先制作通孔Thru via，然后Setup->B/B via definitions->Define B/B via，如下图，完成后，再在Constraint Manager->Physical->all layers->vias里添加B/B Via即可。
12. 在用Router Editor做BGA自动扇出时，遇到提示无法找到xxx解决方法？答：路径里不能有中文或者空格。
13. 在制作封装时,如何修改封装引脚的PIN Number？答：Edit->Text，然后选中PIN Number修改即可。
14. 对于一些机械安装孔，为什么选了pin后，选中老是删除不了？答：因为这些Mechanical Pin属于某个Symbol的，在Find里选中Symbols，再右键该机械孔，点Unplace Component即可。
15. 在OrCAD里用Off Page Connector为什么没起到电气连接的作用？答：先科普下：1.off_page connector确实是用在不同页间比较合适，同一页中可以选择用连线，总线或者Place net alias来连通管脚，没有见过在同一页中用off_page connector的。
2.off_page connector在电气特性上是没有方向性的，但是在制图时，为了人看方便，所以使用的双向信号和单向信号的符号还是不同的，这是为了让人知道它是输入还是输出。
电气特性的连接是在芯片做原理图封装时，对管脚定义时形成的。
原因分析：Off Page Connector用于平坦式电路图中多页面原理图电气连接（这些原理图必须从属于同一个Parent Sheet Symbol）。
如下图所示才算同一个Parent sheet symbol。
16. 如何将两块电路板合成一块？答：先将电路板A导出成Sub-drawing，然后电路板B再导入该Sub-drawing，同时原理图也合成一个原理图，完后创建网表Netlist，电路板B再导入该Netlist，此时电路板B存在一些未名的器件和已名的器件，因为导入Sub-drawing元件布局跟连线都跟原来的保持一致，但是去掉了电路板A中元件的网表信息的，而导入该Netlist则导入了网表信息，为了利用原来的元件布局，可用Swap->Component命令来交换元件网表信息而保持原来的布局不变。
17. 元件封装中的机械安装孔Mechanical Symbol？答：使用Allegro PCB Design XL的Package symbol模板建立一个元件封装，对于有电气连接性的pin将其按照实际元件的引脚编号。
而对于机械安装孔的pin，将其pin number删除掉，表明它是一个非电气连接性的引脚，大多数指安装孔。
比如DB9、RJ45等接插件都具有两个（或者以上）的机械孔。
18. Mechanical Symbol已经存在库中，但Place->Manually在Mechanical Symbols里见不到？答：在Placement里的Advance Settings选项卡中选中Library即可。
19. ORCAD画原理图时，off page connector 后加上页码的方法？答：用ORCAD画原理图，很多ORCAD的SCH中，大多在offpage connector 加上一个页码。
方法很简单：Tools->annotate->action->add intersheet reference即可。
20. 布线时，添加到约束中的所有的通孔和盲孔都可以显示，但是所有埋孔都不能显示，不知道为什么。
比如，L1—L2，L1--L3，L1--L8（8层板）都可以显示，但是L2——L7，L3--L6都无法显示？答：在pad制作时需要把microvia点上即可。
21. Allegro Region区域规则设置？答：setup - constraints - constraint manager或者快捷菜单中带cm标记的，Cmgr图标启动constraints manager图表窗体，在窗体中选择object-->create-->region，此后就在表中设置一下物理或者间距规则，只不过在设置通孔时可以双击弹出选择过孔窗体，非常方便。
最后设置完了点击OK，此后在allegro pcb的菜单中shape下有利用Rectangular建立一个矩形，然后在option中的active class 选择Constraint Region，subclass选择all.assgin to region选择你刚刚在规则管理中建立的区域规则名称，如果没有说明你没有保存好，重新操作一遍以上的规则建立过程。
22. 与某个Symbol的引脚相连的Clins和Vias删除不了？答：可能该Symbol为fix，Unfix该Symbol即可。
23. Allegro使用Fanout by pick功能时老是扇不出，而且停到一半卡死？答：可能待扇出Symbol所在区域中存在Etch层的Shape，要删掉这些Shape才行。
24. 将某个网络设置成电源网络，并设置其电压、线宽等属性？答：选中该Net，然后Edit->Properties，按下图修改其属性即可。
或者也可以依次点击Tools->Setup Advisor->Next->Next->Identify DC Nets->填入网络的Voltage即可。
25. 为什么器件bound相互重叠了，也不显示DRC错误呢？是不是哪里设置要打开以下？答：有两种，一个是pin到pin的距离约束，主要是防止短路，需要在constrain中设置smd pin 到smd pin的距离，然后在setup——constrain——modes中的spacing modes中勾选smd pin to smd pin。
另外一个是检查两个器件是否重叠，需要用到place bound top/bottom，至于是顶层还是底层，要更具你的器件而定，这个规则只要是两个器件的place bound层相互重叠就会报警，同样需要打开检查开关，在setup——constrain——modes中的design modes（package）中勾选package to package为on（其中on为实时监测，只要触犯规则就报警，batch为只有点击update drc才监测报警，off是不监测，违反规则不报警）。
当然，Color/Visibility中Stack-UP中相应层中的DRC显示也要开启。
26. 拖动时为什么不显示鼠线？移动铺铜或元件时，原来与之相连的过孔和线都消失了，怎么解决？答：Move时要选中Ripup Etch。
