第4章主存储器逻辑设计

计算机组成原理第四章部分课后题答案（唐朔飞版）4.1 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

主存：⽤于存放数据和指令，并能由中央处理器直接随机存取，包括存储器体M、各种逻辑部件、控制电路等辅存：辅助存储器，⼜称为外部存储器（需要通过I/O系统与之交换数据）。

存储容量⼤、成本低、存取速度慢，以及可以永久地脱机保存信息。

主要包括磁表⾯存储器、软盘存储器、磁带存储设备、光盘存储设备。

Cache：⾼速缓冲存储器，⽐主存储器体积⼩但速度快，⽤于保有从主存储器得到指令的副本很可能在下⼀步为处理器所需的专⽤缓冲器。

RAM：(Random Access Memory)随机存储器。

存储单元的内容可按需随意取出或存⼊，且存取的速度与存储单元的位置⽆关的存储器。

这种存储器在断电时将丢失其存储内容，故主要⽤于存储短时间使⽤的程序。

按照存储信息的不同，随机存储器⼜分为静态随机存储器（StaticRAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。

SRAM：(Static Random Access Memory)它是⼀种具有静⽌存取功能的内存，不需要刷新电路即能保存它内部存储的数据。

DRAM：(Dynamic Random Access Memory)，即动态随机存取存储器最为常见的系统内存。

DRAM 只能将数据保持很短的时间。

为了保持数据，DRAM使⽤电容存储，所以必须隔⼀段时间刷新（refresh）⼀次，如果存储单元没有被刷新，存储的信息就会丢失。

（关机就会丢失数据）ROM：只读内存（Read-Only Memory）的简称，是⼀种只能读出事先所存数据的固态半导体存储器。

其特性是⼀旦储存资料就⽆法再将之改变或删除。

通常⽤在不需经常变更资料的电⼦或电脑系统中，资料并且不会因为电源关闭⽽消失。

PROM：(Programmable Read-Only Memory)－可编程只读存储器，也叫One-Time Programmable (OTP)ROM“⼀次可编程只读存储器”，是⼀种可以⽤程序操作的只读内存。

第四章 习题答案1.设计4个寄存器堆。

解：2. 设计具有4个寄存器的队列。

解：3．设计具有4个寄存器的堆栈解：可用具有左移、右移的移位寄存器构成堆栈。

寄存器组输入数据输出数据4．SRAM 、DRAM 的区别解：DRAM 表示动态随机存取存储器，其基本存储单元是一个晶体管和一个电容器，是一种以电荷形式进行存储的半导体存储器，充满电荷的电容器代表逻辑“1”，“空”的电容器代表逻辑“0”。

数据存储在电容器中，电容存储的电荷一般是会慢慢泄漏的，因此内存需要不时地刷新。

电容需要电流进行充电，而电流充电的过程也是需要一定时间的，一般是0.2-0.18微秒（由于内存工作环境所限制，不可能无限制的提高电流的强度），在这个充电的过程中内存是不能被访问的。

DRAM 拥有更高的密度，常常用于PC 中的主存储器。

SRAM 是静态的，存储单元由4个晶体管和两个电阻器构成，只要供电它就会保持一个值，没有刷新周期，因此SRAM 比DRAM 要快。

SRAM 常常用于高速缓冲存储器，因为它有更高的速率；5. 为什么DRAM 采用行选通和列选通解：DRAM 存储器读/写周期时，在行选通信号RAS 有效下输入行地址，在列选通信号CAS 有效下输入列地址。

如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。

由于DRAM 需要不断刷新，最常用的是“只有行地址有效”的方法，按照这种方法，刷新时，是在RAS 有效下输入刷新地址，存储体的列地址无效，一次选中存储体中的一行进行刷新。

每当一个行地址信号RAS 有效选中某一行时，该行的所有存储体单元进行刷新。

6. 用ROM 实现二进制码到余3码转换 解： 真值表如下：8421码 余三码B B BG G G栈顶SR 1SR 2SR 3输入数据输出数据压入弹出3232BG0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 110 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0最小项表达式为： G=G=G=G=阵列图为：7. 用ROM 实现8位二进制码到8421码转换10103∑)9,8,7,6,5(2∑)9,4,3,2,1(1∑)8,7,4,3,0(0∑)8,6,4,2,0(G 3G 2G 1G 0B 3B 2B 1B B 0解：输入为8位二进制数，输出为3位BCD码，12位二进制数，所以，所需8ROM的容量为：2*12=30728.ROM、EPROM和EEPROM的区别解：ROM 指的是“只读存储器”，即Read-Only Memory。

第4章存储器管理－选择题参考答案一、选择题1.【2011统考】在虚拟内存管理中，地址变换机构将逻辑地址变换为物理地址，形成该逻辑地址的阶段是()A.编辑B.编译C.链接D.装载2.下面关于存储管理的叙述中，正确的是()A.存储保护的目的是限制内存的分配B.在内存为M、有N个用户的分时系统中，每个用户占M/N的内存空间C.在虚拟内存系统中，只要磁盘空间无限大，作业就能拥有任意大的编址空间D.实现虚拟内存管理必须有相应硬件的支持3.在使用交换技术时，若一个进程正在()，则不能交换出主存。

A.创建B.I/O操作C.处于临界段D.死锁4.在存储管理中，采用覆盖与交换技术的目的是()A.节省主存空间B.物理上扩充主存容量C.提高CPU效率D.实现主存共享5.【2009统考】分区分配内存管理方式的主要保护措施是()A.界地址保护B.程序代码保护C.数据保护D.保护6．【2010统考】某基于动态分区存储管理的计算机，其主存容量为.55MB(初始为空)，采用最佳适配算法，分配和释放的顺序为;分配15MB，分配30MB，释放15MB，分配8MB，分配6MB，此时主存中最大空闲分区的大小是()A.7MBB.9MBC.10MBD.15MB7.段页式存储管理中，地址映射表是()A.每个进程一张段表，两张页表B.每个进程的每个段一张段表，一张页表C.每个进程一张段表，每个段一张页表D.每个进程一张页表，每个段一张段表8.内存保护需要由()完成，以保证进程空间不被非法访问A.操作系统B.硬件机构C.操作系统和硬件机构合作D.操作系统或者硬件机构独立完成9.存储管理方案中，()可采用覆盖技术A.单一连续存储管理B.可变分区存储管理C.段式存储管理D.段页式存储管理10.在可变分区分配方案中，某一进程完成后，系统回收其主存空间并与相邻空闲区合并，为此需修改空闲区表，造成空闲区数减1的情况是()A.无上邻空闲区也无下邻空闲区B.有上邻空闲区但无下邻空闲区C.有下邻空闲区但无上邻空闲区D.有上邻空闲区也有下邻空闲区 11．设内存的分配情况如图所示。

第四章存储器管理一、单项选择题1、存储管理的目的是（C ）。

A.方便用户B.提高内存利用率C.方便用户和提高内存利用率D.增加内存实际容量2、在（ A）中，不可能产生系统抖动的现象。

A.固定分区管理B.请求页式管理C.段式管理D.机器中不存在病毒时3、当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（B ）。

A.源程序B.目标程序C.可执行程序D.非执行程序4、可由CPU调用执行的程序所对应的地址空间为（D ）。

A.符号名空间B.虚拟地址空间C.相对地址空间D.物理地址空间5、存储分配解决多道作业[1C]划分问题。

为了实现静态和动态存储分配，需采用地址重定位，即把[2C]变成[3D]，静态重定位由[4D]实现，动态重定位由[5A]实现。

供选择的答案：[1]：A 地址空间 B 符号名空间 C 主存空间 D 虚存空间[2]、[3]： A 页面地址 B 段地址 C 逻辑地址 D 物理地址 E 外存地址 F 设备地址[4]、[5]： A 硬件地址变换机构 B 执行程序 C 汇编程序D 连接装入程序E 调试程序F 编译程序G 解释程序6、分区管理要求对每一个作业都分配（A ）的内存单元。

A.地址连续B.若干地址不连续C.若干连续的帧D.若干不连续的帧7、（C ）存储管理支持多道程序设计，算法简单，但存储碎片多。

A.段式B.页式C.固定分区D.段页式8、处理器有32位地址，则它的虚拟地址空间为（ B）字节。

A.2GBB.4GBC.100KBD.640KB9、虚拟存储技术是（ A）。

A.补充内存物理空间的技术B.补充相对地址空间的技术C.扩充外存空间的技术D.扩充输入输出缓冲区的技术10、虚拟内存的容量只受（ D）的限制。

A.物理内存的大小B.磁盘空间的大小C.数据存放的实际地址D.计算机地址字长11、虚拟存储技术与（A ）不能配合使用。

A.分区管理B.动态分页管理C.段式管理D.段页式管理12、（B ）指将作业不需要或暂时不需要的部分移到外存，让出内存空间以调入其他所需数据。

《计算机组成原理》考试大纲Ⅰ考试性质普通高等学校本科插班生招生考试是由专科毕业生参加的选拔性考试。

高等学校按照考生的成绩，按已肯定的招生计划，德、智、体全面衡量，择优录取。

因此，本科插班生考试应有较高的信度、效度，必要的区分度和适当的难度。

Ⅱ考试内容第一章概论一、知识要点冯.诺依曼体制;信息的数字化表示方式；存储程序工作方式；计算机系统的层次结构；计算机的主要特点；计算机的主要性能指标。

二、要求一、理解和掌握计算机的大体组成及各部份功能。

二、理解和掌握冯.诺依曼体制的要点和核心。

3、理解信息的数字化表示方式。

4、理解和掌握存储程序工作方式的进程。

五、理解计算机的主要特点。

六、理解和掌握计算机的主要性能指标。

7、理解计算机系统的层次结构。

第二章计算机中的信息表示一、知识要点进位计数制概念，二进制、八进制、十进制、十六进制之间的转换；机械数概念，原码、补码、真值之间的转换；定点数与浮点数的表示范围；字符编码与汉字编码；指令的大体形态、操作码表示与扩展、地址结构的简化；常见寻址方式的含义、特点与应用；各类指令的特点和设置方式。

二、要求一、理解进位计数制的基数r和权值i r的概念，能实现各进位制间的彼此转换。

二、理解机械数的概念，知道原码、补码表示方式及表示范围；掌握原码、补码、真值之间的转换方式。

3、知道定点数和浮点数的表示方式、典型值和表示范围。

4、理解指令中应给出哪些大体信息，知道指令按地址结划分有哪些类指令格式，知道简化地址结构的途径，知道计算机指令中操作码怎么表示。

五、理解常见寻址方式的含义（包括当即寻址、直接寻址、寄放器寻址、间接寻址、寄放器间址及其变型、变址寻址、相对寻址），给出地址或数据信息能寻址找出操作数。

六、掌握堆栈的概念、用途、大体组成及各部份的作用。

7、理解RISC和CISC指令的大体特点。

八、理解指令分类方式，按功能划分有哪几类指令及其设置方式，掌握I/O设备的编址方式。

第三章CPU子系统一、知识要点CPU各组成部份的大体功能；同步控制方式和异步控制方式的大体概念；补码加减运算方式；溢出判断方式；原码一名乘法和补码一名乘法的运算规则；浮点加减运算流程；模型机指令类型和寻址方式；模型机数据通路结构；组合逻辑控制的大体思想；模型机组合逻辑控制器的三级时序系统和各类指令流程与操作时间表，微程序控制的大体思想；微指令的编码方式和微地址形成方式。

第四章主存储器习题一、选择题：将正确的答案序号填在横线上1.存储器是计算机系统的记忆设备，它主要用来存放。

A.数据B．程序C．微程序D．程序和数据2.若存储器的存储周期250ns，每次读出16 位，则该存储器的数据传送率为_ _。

A. 4×106B/秒B．4MB/秒C．8×106B/秒D．8Mb/ 秒3．按字节编址的存储器中，每个编址单元中存放信息。

A.1位B．8 位C．16 位D．64 位4．和外存储器相比，内存储器的特点是。

A. 容量大、速度快、成本低B．容量大、速度慢、成本高C．容量小、速度快、成本高D．容量小、速度快、成本低5．下列存储器中，属于非易失性存储器的是。

A．RAM B．静态存储器 C．动态存储器D．ROM6．下列部件中存取速度最快的是。

A.寄存器B．Cache C．内存D．外存7.EPROM 是指。

A.读写存储器B．紫外线擦除可编程只读存储器C．闪速存储器D．电擦除可编程只读存储器8.若某单片机的系统程序不允许用户在执行时改变，则可以选用作为存储芯片。

A．SRAM B． Cache C． EEPROM D．辅助存储器9.存储周期是指。

A．存储器的读出时间B.存储器进行连续写操作所允许的最短时间间隔C．存储器的写入时间D．存储器进行连续读或写操作所允许的最短时间间隔10.设某静态RAM 芯片容量为8K×8位，若由它组成32K×8的存储器，所用的芯片数及这种芯片的片内地址线的数目分别是_。

A．4 片，13 根B．4 片，12 根C．6 片，11 根D．4 片，16 根11.若SRAM 中有 4K 个存储单元，采用双译码方式时要求译码输出线为_ _根。

A. 4096 B．64 C．128 D．102412.半导体静态存储器SRAM 能够存储信息是。

A．依靠双稳态电路B．依靠定时刷新C.依靠读后再生D．信息不再变化13．Cache 是指。

A．高速缓冲存储器 B. 主存C．ROM D. 外部存储器14.磁盘按盘片的组成材料分为软盘和。

计算机主存储器逻辑设计与实现作者：尹帮治来源：《电脑知识与技术》2013年第32期摘要：计算机主存储器一般由若干个半导体存储芯片按照一定的逻辑关系连接起来。

该文从设计方案、芯片数计算、逻辑地址分配、片选逻辑和连接芯片等几个方面介绍了计算机主存储器逻辑设计方法与实现。

关键词：主存储器；设计方案；逻辑设计；片选逻辑中图分类号：TP311 文献标识码：A 文章编号：1009-3044（2013）32-7243-02计算机主存储器通常由若干半导体存储芯片构成。

由于单片存储芯片的容量有限，无法满足大容量存储器所需，需要将多片存储芯片，按照常一定的逻辑关系，有机地联系起来。

计算机主存储器1 主存储器的逻辑设计方案主存储器的逻辑设计过程中一般有如下两种类型的设计方案：方案1：选用的存储芯片的类型相同，容量也相同。

比如用选用2K*4位的SRAM芯片组成一个某主存容量4K*8位的半导体存储器。

方案2：选用的存储芯片的类型不相同，容量也不相同。

比如某主存容量7KB，其中ROM区4KB，选用EPROM（4K*8位），RAM区5KB，选用两种SRAM芯片（2K*4位/片，1K*4位/片）。

两种方案的地址总线A15～A0（低），双向数据总线D7～D0（低），读写控制总线R/[W]，片选低电平有效。

2 芯片数计算要根据存储器的总容量和可供选用的芯片情况，如芯片类型、芯片型号、每片芯片容量等确定所选用的芯片数量。

在方案1实例中，可以采用公式“（总容量单元数/芯片单元数）*（总容量位数/芯片位数）”来计算所需芯片总数。

根据上述公式可得：芯片数=（4K/2K）*（8/4）=4片。

在方案2实例中，可以采用“大芯优先，分级迭加”的原则进行计算，“大芯优先”也就是说在条件允许之下要尽可能多选用大容量的芯片；“分区迭加”也就是说在ROM区和RAM区中采用按字、位扩展的方法进行迭加，达到所要求的存储容量。

比如上例ROM区只需选用1片EPROM（4K*8位）的芯片就可以达到4KB的容量；在RAM区中先选用2片2K*4位的SRAM进行位扩展，达到容量2KB，再选用2片1K*4位的SRAM进行位扩展，达到容量1KB。