soc 芯片

系统级芯片集成——SoC

发表时间: 2007-1-24 19:43 作者: tonyqin 来源: 半导体技术天地

随着VLSI工艺技术的发展，器件特征尺寸越来越小，芯片规模越来越大，数百万门级的电路可以集成在一个芯片上。多种兼容工艺技术的开发，可以将差别很大的不同种器件在同一个芯片上集成。为系统集成开辟了广阔的工艺技术途。

真正称得上系统级芯片集成，不只是把功能复杂的若干个数字逻辑电路放在同一个芯片上，做成一个完整的单片数字系统，而且在芯片上还应包括其它类型的电子功能器件，如模拟器件和专用存贮器，在某些应用中，可能还会扩大一些，包括射频器件甚至MEMS等。通常系统级芯片起码应在单片上包括数字系统和模拟电子器件。

由于单片系统级芯片设计在速度、功耗、成本上和多芯片系统相比占有较大的优势。另外电子系统的专用性对不同的应用，要求有专用的系统。因此发展SOC设计在未来的集成电路设计业中将有举足轻重的地位。本文在分析系统级芯片特点的基础上讨论单片系统所必须的设计术以及工艺加工方法。

一 系统级芯片特点

系统级芯片是在单片上实现全电子系统的集成，具有以下几个特点：

1、规模大、结构复杂。

数百万门乃至上亿个元器件设计规模，而且电路结构还包括MPU、SRAM、DRAM、EPROM、闪速存贮器、ADC、DAC以及其它模拟和射频电路。为了缩短投放市场时间，要求设计起点比普通ASIC高，不能依靠基本逻辑、电路单元作为基础单元，而是采用被称为知识产权（IP）的更大的部件或模块。在验证方法上要采用数字和模拟电路在一起的混合信号验证方法。为了对各模块特别是IP能进行有效的测试，必须进行可测性设计。

2、速度高、时序关系严密。

高达数百兆的系统时钟频率以及各模块内和模块间错综复杂的时序关系，给设计带来了多问题，如时序验证、低功耗设计以及信号完整性和电磁干扰、信号串扰等高频效应。

SOC芯片测试要求（请于需要测试的项目后面打勾）

芯片所实现功能描述 CAM消费电子

逻辑管脚数 电源电压（内核/IO） 1.8/3.3

设计工作频率（内核/IO） 封装形式 WAFER

测试项目 描述 打勾

接触 验证程序（DC方法） （便于Debug，但费时）

量产程序（向量方法） （不便Debug，但省时）

模块化功能测试 PLL测试 输入频率范围 输出频率范围

Embedded Memory测试 自带memory bist

由测试机生成

标准测试向量 Flash

SRAM

E2

Embedded CPU测试 自带测试方案

由测试机生成

标准测试向量 ARM7

ARM9

8051

Scan测试 number of scan chain 4 √ max depth of scan chain STIL 1.0 格式文件，不清楚深度

功能测试 Function测试 number of test pattern

单时钟域 125MHz以下

125～250MHz

250MHz以上

双时钟域 分/倍频关系

测试项目 设计参数 打勾

静态参数测试 输入漏电流（IIH/IIL）

输出漏电流（IOZH/IOZL）

输入电压（VIH/VIL）

输出电压（VOH/VOL）

动态功耗测试（Idd）

静态功耗测试（Idds）

平均功耗测试（Idda）

时序测试 TIMING 1

TIMING 2

TIMING 3

TIMING 4

嵌入式ADDA测试 基本参数（速度/精度）

静态参数测试 Intergral linear error

Derivative linear error

Offset error

Gain error

动态参数测试 Signal-to-noise ratio

total harmonic distortion

耢　２００７．１０　

１　弓ｌ言　书商速　蚴测　法　

■北京华大泰思特半导体检测技术有限公司　刘　炜　张琳石志刚　

要：本文简单描述了ＳｏＣ芯片测试技术，模数转换器（ＡＤＣ）是ＳＯＣ芯片中　的重要模块，随着器件时钟频率的不断提高，如何高效、准确地测试　ＡＤｅ的动态参数和静态参数是当今ＳＯＣ芯片中的ＡＤＣ测试研究重　点。本文重点介绍了一款ＳＯＣ芯片中高速ＡＤＣ测试的方法。　关键词：片上系统。模数转换器　

随着集成电路制造工艺的进步，把数字和模拟电　

路设计在同一个芯片中，已进入市场，越来越受欢迎，至　

此ＳｏＣ（Ｓｙｓｔｅｍ－ｏｎ－ａ－Ｃｈｉｐ，系统单芯片）的组成越来越　

复杂，可能包含有中央处理器（ｃＰｕ）、嵌入式内存（Ｅｍ—　

ｂｅｄｄｅｄ　ｍｅｍｏｒｙ）、数字信号处理器（ＤＳＰ）、模拟数字转　换器（ＡＤＣ或ＤＡＣ）、Ｆｌａｓｈ、射频发生器以及各种外围　

配置（ＵＳＢ，ＭＰＥＧ，…）等等，目前，消费性电子产品如　

视频转换器（Ｓｅｔ－ｔｏｐ　ｂｏｘ）、移动电话（ｍｏｂｉｌｅ　ｐｈｏｎｅｓ）和　

个人数字助理（ＰＤＡ）等等，都可称之为ＳｏＣ芯片。　

芯片测试从来都是集成电路产业中不可或缺　

的重要环节，而测试时间和测试效能是制约集成电　

路产业发展的两个重要因素。对ＳｏＣ芯片测试，更　

是提出了更高的要求，为客户提供全面的测试解决　

方案，削减芯片单价的测试成本，面对内部非常复　

杂的ＳｏＣ芯片，测试时需解决的关键技术如下：　

（１）集成度越来越高。　（２）为了符合顾客的需求，芯片所提供的功能　

越来越多。　

（３）各个不同功能模块运作的频率往往不同。　

（４）各功能模块所使用的电压有差异。　

（５）各功能模块的测试原理不同。　

２　ＳＯＣ中高速ＡＤＣ的测试　

２．１　ＳＯＣ中模拟电路测试技术　

模拟／混合电路核的测试技术还很不成熟，为了　提高电路的可测性，常采用三种技术：第一，功能结　

构重组，此方法是利用电路的功能结构经过重组而　与正常工作模式不同，利用输出信号判别电路是否　

-　28 -电子与第9卷第01期

SOC芯片DFT研究与设计杨 兵，魏敬和，王国章，虞致国（中国电子科技集团公司第58研究所，无锡 214035）摘　要：文章首先介绍了SOC系统的DFT设计背景和DFT的各种测试机理，包括基于功能的总线测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的测试机理。然后以某专用SOC芯片为例提出了SOC电路的DFT系统构架设计和具体实现方法。主要包括：含有边界扫描BSD嵌入式处理器的边界扫描BSD设计，超过8条内嵌扫描链路的内部扫描SCAN设计，超过4个存储器硬IP的存储器自测试MBIST，以及基于嵌入式处理器总线的功能测试方法。 最后提出了该SOC系统DFT设计的不足。关键词：系统芯片；边界扫描设计；存储器测试；扫描链；可测性设计中图分类号：TN402 文献标识码：A 文章编号：1681-1070（2009）01-0028-04Research and Design of SOC DFTYANG Bing, WEI Jing-he, WANG Guo-zhang, YU Zhi-guo（ China Electronic Technology Group Corporation No.58 Research Institute ,Wuxi 214035,China）Abstract: This paper introduces DFT design background and variable DFT testing ways of SOC firstly,whichinclude function testing , boundary-scan-chain testing,inserting inside scan-chain testing and MBIST. Thenthis paper puts forward the DFT system architecture and realization for a special SOC chip, which inlude wholeBSD design inluding an inbeded processor with BSD circuit, scan-chain design with over eight scan-chains,MBIST design with four memories and function testing way based on inbeded processor bus.At last the paperputs forward the fault of this SOC DFT design.Key words:SOC; BSD; MBIST; scan; DFT