当前位置：文档之家 › Cadence和台积电加强合作,共同为16纳米FinFET工艺技术开发设计架构

Cadence和台积电加强合作,共同为16纳米FinFET工艺技术开发设计架构

  • 格式：docx
  • 大小：10.70 KB
  • 文档页数：2

Cadence 和台积电加强合作，共同为16 纳米FinFET
工艺技术开发设计架构
美国加州圣何塞， 4 月8 日，2013 Cadence 设计系统公司（Cadence Design Systems，Inc.）（纳斯达克代码：CDNS）今日宣布与TSMC 签订了一项长期合作协议，共同开发16 纳米FinFET 技术，以其适用
于移动、网络、服务器和FPGA 等诸多应用领域。

此次合作非常深入，开始
于工艺制造的早期阶段，贯穿于设计分析至设计签收，全面有效解决
FinFETs 设计存在的问题，从而交付能实现超低功耗、超高性能芯片的设计
方案。

在16 纳米及以下工艺技术下设计开发系统级芯片设计（SoC），只有FinFET 技术才具备功率、性能和面积上（PPA）的独特优势。

与平面FET 不同，FinFET 采用从衬底上生长出垂直的鳍状结构，并在其周围形成环绕栅极，从而提高晶体管速度同时能有效控制漏电。

此次，Cadence 与TSMC 扩
大合作范围，为芯片设计师提供卓越的设计架构以及准确的电气特性和寄生
模型，以促进先进FinFET 技术在移动及各应有领域的广泛应用。

在从分析到签收的过程中，FinFET 器件的精确度要求更高，这就是TSMC 与Cadence 合作完成此项目的原因，TSMC 设计架构营销部高级主管Suk Lee 说道。

通过此次合作，设计师将能够更加放心地使用这项新的工艺技。

合集下载

三星和Cadence发布20纳米数字设计方法

三星和Cadence发布20纳米数字设计方法

Ｌ 业要 一 界闻
动器连接。恩智浦 同时将提供一款可选评估系统 ，
以简化 Ｒ ＢＬ Ｄ 功率 级 设计 。 （ 自恩智 浦 半 导 Ｇ Ｅ Ｅ Ｂ 内置 的 ＩＣ、Ｐ 和用 户 闪存 功 能 与 微 处 Ｆ ２ ＳＩ 理 器 、 控 制 器 、 储 器 和其 它 系统 外 设 连接 ， 泛 微 存 广
平台获得 Ｔ Ｍ ０纳 米 Ｐａ ｅ ｌ ＳＣ２ ｈ ｓ 认证
Ｃｄｎｅ日前 宣 布 针对 ２ 米设 计 、 现 和验 ａｅｃ Ｏ纳 实 证 ／ 收 ， Ｃ ｄｎｅ的 Ｅ ｃｕｔｒ 字与 Ｖｒ ｏｏ 签 ａｅｃ ｎｏｎｅ 数 ｉｕｓ 定 ｔ 制 ／ 拟 设计 平 台获得 了 Ｔ ＭＣＰ ａｅ 认 证 。 Ｓ 模 Ｓ ｈｓ Ｉ Ｔ ＭＣ 认 证 了该 ２ ０纳 米设 计 规 则 手 册 （ Ｒ ） Ｄ Ｍｓ 的工 具 以
■ ●ｉ集ｔｉ Ｌ■巾 ｒＣｉ ！ 国ｇｄｕ — ｈＩ成 ｒ ｊ ｎｔｅ路 ■ ａａｃ Ｃ ｎ 电 ｔ ｅ
艺 节 点 集 成 电 路 的 最 新 里 程 碑 。 Ｃ ｄｎｅ ａｅｃ ＠ Ｅ ｃｕｔｒ Ｒ Ｌ ｔ— Ｄ Ｉ流程 ， Ｖｒ ｏｏ 定 制 ／ ｎｏｎｅ＠ Ｔ —ｏ Ｇ ＳＩ ｉｕｓ￣ ｔ 模拟 流 程 ，以及 Ｃ ｄｎｅ 收解 决 方案 都 通过 三 星 ａｅｃ 签
体管微缩化的重大挑战。ＶＩｔＴｉｅｔ Ｉ ａ ｒ ｎ 系统具有准 Ｓ ｄ
确调 整 掺杂 物浓 度 和深 度分 布 的独特 能力 ，对 于先
进器件 的优化性能 、 控制漏 电流和降低可变性至关
重 要 。 （ 自应 用材 料 ） 来
飞思卡尔新 ２ ８纳 米 Ｑ ｒ Ａ Ｐ 系 列 ｏ Ｍ Ｉ Ｑ
一
通过 Ｚｇ ｅ ｉ ｔ ｉｋ 考实施方案 ，爱特梅 ｉ ｅ ｇ ｎ 参 Ｂ Ｌ ｈＬ 尔取得了 “ 黄金单元 ” 资质 ， 成为按照这项标准而设
台积电7nm工艺

台积电7nm工艺

台积电7nm工艺
现在看到手机发布会，很多厂商在介绍处理器的时候总会蹦出FinFet 工艺制造之类的名词，那到底什幺是FinFET工艺，到底有什幺优势让国际大厂趋之若鹫？
FinFET工艺的概念
FinFET称为鳍式场效应晶体管（FinField-EffectTransistor），是由美籍华人科学家胡正明教授提出的，其中的Fin在构造上与鱼鳍非常相似，所以称为鳍式，而FET的全名是场效电晶体。

FinFET是一种新的互补式金属氧半导体（CMOS）晶体管，源自于传统标准的晶体管场效晶体管的一项创新设计。

传统晶体管结构是平面的，所以只能在闸门的一侧控制电路的接通与断开。

但是在FinFET架构中，闸门被设计成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。

这种叉状3D架构不仅能改善电路控制和减少漏电流，同时让晶体管的闸长大幅度缩减。

最早使用FinFET工艺的是英特尔，他们在22纳米的第三代酷睿处理器上使用FinFET工艺，随后各大半导体厂商也开始转进到FinFET工艺之。

先进封装最强科普

先进封装最强科普

先进封装最强科普近几年，先进封装已成为半导体越来越普遍的主题。

在由多个部分组成的系列中，将深入研究实现先进封装技术，如高精度倒装芯片、热压键合（TCB）和各种类型的混合键合（HB）。

首先让我们讨论一下对先进封装的需求，摩尔定律正在以迅猛的速度发展。

自台积电32nm 失误以来，直到目前的5nm 工艺节点，台积电的晶体管密度每年增长 2 倍。

尽管如此，真实芯片的密度每 3 年增长约 2 倍。

这种较慢的速度部分是由于SRAM 缩放、功率传输和热密度的消亡，但大多数这些问题都与数据的输入和输出有关。

芯片上数据的输入和输出(IO) 是计算的命脉。

将内存置于芯片上有助于通过减少通信开销来减少IO 需求，但归根结底，这是一种有限的扩展途径。

处理器必须与外部世界进行交易以发送和接收数据。

摩尔定律使业界的晶体管密度大约每 2 年增加 2 倍，但IO 数据的速率每 4 年才增加 2 倍。

几十年来，晶体管密度与IO 数据速率的这种差异出现了巨大差异。

共同封装的光学器件只是解决这个问题的一种方法，它并不是单独出现的。

从根本上说，芯片需要容纳更多的通信或IO 点才能跟上。

不幸的是，这方面的最后一个主要步骤功能增加是在90 年代转向倒装芯片封装。

传统的倒装芯片封装的凸点间距在150 微米到200 微米之间。

这意味着每个IO 单元在裸片的底侧相距150 到200 微米。

台积电N7将凸点间距降低到130 微米，英特尔的10nm 将凸点间距降低到100 微米，这些进步被称为细间距倒装芯片。

不要小看这些进步，因为它们极大地促进了更好的处理器，但2000 年的封装技术与2021 年的封装技术基本相同。

2000年的250mm²的芯片与2022年的250mm²芯片在晶体管数量、性能和成本方面有着难以置信的不同。

摩尔定律每 2 年翻一番，表示晶体管数量增加了2000 倍以上。

显然，现实并不那么有利，但晶体管仍然增加了几个数量级。

微电子前沿--FinFET技术

微电子前沿--FinFET技术

微电子前沿〔4〕##：__签名：微电子前沿------ FinFET技术引言：2015年,这是一个FinFET的时代,FinFET器件纷纷进入移动市场,苹果,三星,华为纷纷推出自己的使用了FinFET工艺的芯片。

在16nm以及14nm制程时代,只有FinFET 工艺才能稳定发展,三星、台积电目前的14nm/16nm都极其依赖于FinFET技术。

而在2015年12月24日这一天,美国公布了9名国家科学奖获得者和8名国家技术和创新奖获得者的,美籍华人科学家胡正明荣获年度国家技术和创新奖,没错就是鳍式场效晶体管〔FinFET〕的发明者。

为什么现在FinFET能主宰微电子前沿领域,没有使用这个技术的芯片只能落后于这个时代？因为,早期的IC制程基本都是基于传统的平面型晶体管结构,平面型晶体管指的是MOSFET的源极、漏极、栅极和沟道的横截面处于同一平面上的晶体管。

虽然平面型晶体管技术发展至今已经相当的成熟,成本也日趋低廉,但随着特征尺寸的不断缩小,漏电流和短沟效应对性能的严重影响使得平面晶体管技术已达到瓶颈阶段。

而FinFET器件在抑制亚阈值电流和栅极漏电流方面有着绝对的优势,可以实现平面工艺无法达到的界限。

这样,在这个超级集成度的芯片时代,使用FinFET技术无可避免。

1FinFET概述FinFET称为鳍式场效晶体管<Fin Field-Effect Transistor；FinFET>是一种新的互补式金氧半导体<CMOS>晶体管。

Fin是鱼鳍的意思,FinFET命名根据晶体管的形状与鱼鳍的相似性。

闸长已可小于25纳米,未来预期可以进一步缩小至9纳米,约是人类头发宽度的1万分之1。

由于在这种导体技术上的突破,未来芯片设计人员可望能够将超级计算机设计成只有指甲般大小。

FinFET源自于传统标准的晶体管—场效晶体管<Field-Effect Transistor；FET>的一项创新设计。