２ｏ＂年８月 第８期 电子测试 ＥＬＥＣＴＲ０ＮＩＣ ＴＥＳＴ Ａｕｇ．２０１１ Ｎｏ．口
基于ＦＰＧＡ的ｍ序列发生器的设计★
高磊，陈志强，吴黎慧，蒲南江 （中北大学信息探测与处理技术研究所，山西太原０３００５１）
摘要：随机码越来越受到人们的重视，被广泛应用于导弹、卫星、飞船轨道测量和跟踪、雷达、导航、移动通 信、保密通信和通信系统性能的测量以及数字信息处理系统中。１ＴＩ序列是伪随机码中，带线性反馈移位寄存器
的周期最长的一种基本序列。本文首先分析ｍ序列的基本原理、结构、性质，然后实现了１５位ｍ序列的仿真以
及硬件实现，最终用示波器观察波形。实验表明，使用该方法实现的ｍ序列发生器，结构简单，速度快，适用范 围广。 关键词：ｍ序列；伪随机码；ＦＰＧＡ
中图分类号：ＴＮ９２５＋．９ 文献标识码：Ａ
Ｄｅｓｉｇｎ ｏｆ ｄｉｇｉｔａｌ ｔｒａｎｓｍｉｔｔｅｒ ｂａｓｅｄ ｏｎ ＦＰＧＡ
Ｇａｏ Ｌｅｉ，Ｃｈｅｎ Ｚｈｉｑｉａｎｇ，Ｗｕ Ｌｉｈｕｉ，Ｐｕ Ｎａ￣ｉａｎｇ （Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｓｉｇｎａｌ Ｃａｐｔｕｒｉｎｇ＆Ｐｒｏｃｅｓｓｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ，Ｎｏａｈ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｃｈｉｎａ，Ｔａｉｙｕａｎ，０３００５ １，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｒａｎｄｏｍ ｙａｒｄｓ ｉｎｃｒｅａｓｉｎｇ ａｔｔｅｎｔｉｏｎ ｈａｓ ｂｅｅｎ ｗｉｄｅｌｙ ｕｓｅｄ ｆｏｒ ｔｈｅ ｇｕｉｄｅｄ ｍｉｓｓｉｌｅｓ，ｓａｔｅｌｌｉｔｅｓ，ａｎｄ ｓｐａｃｅｃｒａｆ
ｔ ｍｅａｓｕｒｅｍｅｎｔ ａｎｄ ｔｒａｃｋｉｎｇ，ｒａｄａｒ，ｎａｖｉｇａｔｉｏｎ，ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，ｓｅｃｒｅｔ ｃｏｍｍｕｎｉｃａｔｉｏｎ ａｎｄ ｃｏｍｍｕｎｉｃａｔｉｏｎ
ｓｙｓｔｅｍ ｐｅｒｆｏｒｍａｎｃｅ ｍｅａｓｕｒｅｍｅｎｔ ａｎｄ ｄｉｇｉｔａｌ ｉｎｆｏｒｍａｔｉｏｎ ｐｒｏｃｅｓｓｉｎｇ ｓｙｓｔｅｍ．ｍ ｓｅｑｕｅｎｃｅ ｉｓ ｐｓｅｕｄｏ—ｒａｎｄｏｍ ｃｏｄｅ， ｗｉｔｈ ｌｉｎｅａｒ ｆｅｅｄｂａｃｋ ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ ｃｙｃｌｅ ｈａｓ ｔｈｅ ｌｏｎｇｅｓｔ ｂａｓｉｃ ｓｅｑｕｅｎｃｅ．Ｔｈｉｓ ｐａｐｅｒ ａｎａｌｙｓｅｓ ｔｈｅ ｍ，ｔｈｅ ｂａｓｉｃ ｐｒｉｎｃｉｐｌｅ ｏｆ ｓｅｑｕｅｎｃｅ ｓｔｒｕｃｔｕｒｅ，ｐｒｏｐｅｒｔｉｅｓ，ａｎｄ ｔｈｅｎ ｒｅａｌｉｚｅ １ ５ ｍ ｓｅｑｕｅｎｃｅ ｓｉｍｕｌａｔｉｏｎ ａｎｄ ｔｈｅ ｈａｒｄｗａｒｅ ｒｅａｌｉｚａｔｉｏｎ ａｎｄ ｆｉｎａｌｌｙ ｗｉｔｈ
………………………．探索 婴察＿（（（（＿＿
基于ＦＰＧＡ的简易ｍ序列信号发生器
北方工业大学屈天凯
【摘要】本系统基于ＦＰＧＡｆｆＪ控制核心，采用ＥＸＣＤ—ＸＣ３Ｓ５００Ｅ开发板及模拟电路，完成了简易数字ｍ序列信号发生器的设 计，实现对数字ｍ序列信号的生成与发送。 【关键词】ＦＰＧＡ；ｍ序列信号；曼彻斯特编码
１．方案论证与比较
数字信号为ｍ序列，ｍ序列发生
器是一种反馈移位型结构的电路，
它由ｎ位移位寄存器加异或反馈网络
组成，反馈多项式为本原多项式。
实现移位寄存器的长与反馈式的编
程选择，即可实现对ｍ序列的控制。 ｍ序列码发生器是一种反馈移位型结
构的电路，它由ｎ位移位寄存器加异
或反馈网络组成，其序列长度Ｍ＝
２ 。序列信号发生器一般有两种 结构形式：一种是反馈移位型，另
一种是计数型。
方案一：反馈移位型序列信号
发生器
反馈移位型序列码发生器的结
构框图如图１所示，它由移位寄存器 和组合反馈网络组成，从移存器的某
一输出端可以得到周期性的序列码。
方案二：计数型序列码发生器
计数型序列码发生器结构框图 如图２所示。它由计数器和组合输出
网络两部分组成，序列码从组合输
出网络输出。
综合比较，本次设计时由于已知
数字信号和伪随机信号各自的ｆ（ｘ）表
达式，故采用方案一，采用ＶＨＤＬ硬
件描述语言，在ＸＩＬＩＮＸ的开发板上
编程实现产生所要求的数字信号。 ２．系统设计
数字信号Ｖ为ｆ（Ｘ）＝ｌ＋ｘ ２＋ｘ ３＋
ｘ ４＋ｘ ８的ｍ序列，采用线性移位寄存
器发生器产生数字信号和对应的时钟
信号，要求数据率ｌ０～１００ｋｂｐｓ，步
进值１０ｋｂｐｓ，其误差绝对值不大于 １％，输出信号为ＴＴＬ电平。
ｍ序列数字信号是基于ＦＰＧＡ的存
储器结构，采用线性移位寄存器发
生器产生ｍ序列的本原多项式，并且
可以对任意级数的ｍ序列发生器采用
Ｚ ＶＨＤＬ语言进行编写。其产生原理是ｍ
序列信号发生器是在ｒｌ级线性移位寄
基于FPGA的
智能函数发生器的设计
学生姓名：X X
学生学号：2 0 XXXXXXXXX 一、设计要求
1.设计一个能产生递增、递减斜波，方波，三角波，正弦波，阶梯波智能函数发生器；
2.要求能自主选择输出波形，并能调整输出频率。
二、设计原理
递增、递减斜波是以一定常数递增、递减来产生的。三角波的产生是在输出波形的前半周期内从0累加到最大值255（8位），在后半周期从最大值递减到0来实现的。阶梯波阶梯波是以一定的常数递增的。正弦波的产生原理是基于奈奎斯特采样定律，先对模拟信号采集，经过量化后存入查表中，再由相位累加器产生地址，通过对查表寻址，得到离散化波形序列，最后经过D/A转换输出模拟波形。方波的产生是在输出波形的前半周期输出低电平，后半周期输出高电平，从而得到占空比为50%的方波信号。
通过所设计的智能函数发生器可以得到递增、递减斜波，方波，三角波，正弦波和阶梯波六种波形，这些波形的产生都是通过FPGA的核心芯片，各种运算都在FPGA中进行，直接输出选择的波形。
三、设计内容与步骤
设计的智能函数发生器就是为了得到得到递增、递减斜波，方波，三角波，正弦波和阶梯波六种波形，可以通过按钮来选择输出波形，并且具有复位的功能。
智能函数发生器总体框图如图1.1所示；图中输入CLK为时钟信号，用于调整输出波形的频率；输入RESET为复位信号；输入SEL[2..0]为选择信号，用于选择输出波形；输出Q接在D/A转换的数据端，就可以在D/A转换器的输出端得到各种不同的函数波形。
图1.1 智能函数发生器总体框图
1.递增斜波模块的设计：
递增斜波模块ZENG见图1.2。它是递增斜波产生模块。
图1.2 模块ZENG
递增斜波模块ZENG的VHDL程序设计：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
fpga用lfsr伪随机序列生成信道的高斯白噪声
FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，它具有逻辑门、寄存器和片内存储器等基本电路，通过可编程的逻辑门和寄存器来实现复杂的功能。而LFSR（Linear Feedback Shift
Register）是一种线性反馈移位寄存器，可以生成伪随机序列。
在无线通信中，信道往往存在噪声，如高斯白噪声。高斯白噪声是一种具有均值为0，方差为常数的随机噪声，其功率谱密度在所有频率上都是常数。为了模拟信道中的噪声，可以使用LFSR生成伪随机序列，进而通过合适的变换生成高斯白噪声。
LFSR通过反馈位的线性组合，实现对当前状态位的更新。当LFSR的状态位为1时，反馈位称为“1”，否则为“0”。每个时钟周期，LFSR的状态位根据反馈位做一个循环右移，并根据反馈位的线性组合更新当前状态位。由于状态位的变化具有一定的随机性，LFSR可以产生一个很长的伪随机序列。 FPGA中可以利用LFSR的特性生成伪随机序列来模拟信道中的噪声。下面是一种使用LFSR生成高斯白噪声的方法：
1.配置FPGA中的LFSR模块。将LFSR的位数和反馈位的线性组合系数进行设置，以确保生成的伪随机序列具有良好的统计特性。
2.通过FPGA的时钟信号，逐个时钟周期更新LFSR的状态位。LFSR会生成一个不断变化的伪随机序列。
3.将LFSR输出的伪随机序列通过合适的变换得到高斯白噪声。常见的变换方法包括映射到高斯分布、尺度变换和偏移等。
4.将生成的高斯白噪声添加到信道中。通过将信号与高斯白噪声相加，可以模拟信道中存在的噪声。
使用FPGA生成高斯白噪声的好处在于，可以根据具体场景和需求调整LFSR的位数和反馈位的线性组合系数，从而获得期望的噪声特性。此外，由于FPGA的并行计算能力，可以实现高速生成噪声的功能。
在无线通信系统的性能测试、算法验证等方面，使用FPGA生成高斯白噪声是很常见的方法。通过模拟信道中的噪声，我们可以更精确地评估无线通信系统的性能，并针对不同的噪声情况进行算法优化和性能改进。
