太原科技大学2011三本数字电子技术试卷A(附答案)

电子科技大学二零零九至二零一零学年第 二 学期期 末 考试数字逻辑设计及应用 课程考试题 A 卷（120分钟）考试形式：闭卷 考试日期2010年7月12日课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末 60 分一、To fill your answers in the blanks （1’×25）1. If [X]10= - 110, then [X]two's-complement =[ ]2,[X]one's-complement =[ ]2. (Assumed the number system is 8-bit long) 2. Performing the following number system conversions: A. [10101100]2=[ 0 ]2421B. [1625]10=[01001 ]excess-3C. [ 1010011 ]GRAY =[10011000 ]8421BCD3. If ∑=C B A F ,,)6,3,2,1(, then F D ∑=C B A ,,( 1，4，5，6 )=C B A ,,∏(0，2，3，7 ).4. If the parameters of 74LS-series are defined as follows: V OL max = 0.5 V , V OH min = 2.7 V , V IL max = 0.8 V , V IH min = 2.0 V , then the low-state DC noise margin is 0.3V ,the high-state DC noise margin is 0.7V .5. Assigning 0 to Low and 1 to High is called positive logic. A CMOS XOR gate in positive logic is called XNOR gate in negative logic.6. A sequential circuit whose output depends on the state alone is called a Moore machine.7. To design a "001010" serial sequence generator by shift registers, the shift register should need 4 bit as least.8. If we use the simplest state assignment method for 130 sates, then we need at least8state variables.9. One state transition equation is Q*=JQ'+K'Q. If we use D flip-flop to complete the equation, the D input terminal of D flip-flop should be have the function D= JQ'+K'Q.10.Which state in Fig. 1 is ambiguous D11.A CMOS circuit is shown as Fig. 2, its logic function z= A’B’+ABFig. 1 Fig. 212.If number [A]two's-complement =01101010 and [B]one's-complement =1001, calculate [A-B]two's-complement and indicate whether or not overflow occurs.(Assumed the number system is 8-bit long)[A-B]two's-complement = 01110000, overflow no13. If a RAM’s capacity is 16K words × 8 bits, the address inputs should be 14bits; We need 8chips of 8K ⨯8 bits RAM to form a 16 K ⨯ 32 bits ROM..14. Which is the XOR gate of the following circuit A .15.There are 2n－n invalid states in an n-bit ring counter state diagram.16.An unused CMOS NOR input should be tied to logic Low level or 0 .17.The function of a DAC is translating the Digital inputs to the same value of analogoutputs.二、Complete the following truth table of taking a vote by A,B,C, when more than two of A,B,C approve a resolution, the resolution is passed; at the same time, the resolution can’t go through if A don’t agree.For A,B,C, assume 1 is indicated approval, 0 is indicated opposition. For the F,A B C F三、The circuit to the below realizes a combinational function F of four variables. Fill in the Karnaugh map of the logic function F realized by the multiplexer-based circuit. (6’)四、(A) Minimize the logic function expressionF = A·B + AC’ +B’·C+BC’+B’D+BD’+ADE(H+G) （5’）F = A·B + AC’ +B’·C+BC’+B’D+BD’ = A·(B ’C )’ +B’·C+BC’+B’D+BD’= A +B’·C+BC’+B’D+BD’+C ’D (或= A +B’·C+BC’+B’D+BD’+CD ’)= A +B’·C+BD’+C ’D (或= A + BC’+B’D +CD ’)(B) To find the minimum sum of product for F and use NAND-NAND gates to realize it （6’）),,,(Z Y X W F Π(1,3,4,6,9,11,12,14)------3分 F= X ’Z ’+XZ -----2分 =( X ’Z ’+XZ)’’=(( X ’Z ’)’(XZ)’)’ ------1分五、Realize the logic function using one chip of 74LS139 and two NAND gates.（8’）∑=)6,2(),,(C B A F ∑=)3,2,0(),,(E D C GF(A,B,C)=C’∑(1,3) ---- 3分 G(C,D,E)=C’∑(0,2,3) ----3分-六、Design a self-correcting modulo-6 counter with D flip-flops. Write out the excitation equations and output equation. Q2Q1Q0 denote the present states, Q2*Q1*Q0* denote the next states, Z denote the output. The state transition/output table is as following.（10’）Q2Q1Q0Q2*Q1*Q0*Z000 100 0100 110 0110 111 0111 011 0011 001 0001 000 1激励方程式：D2=Q0’（2分，错-2分）D1=Q2 （2分，错-2分）D0=Q1 （2分，错-2分）修改自启动：D2=Q0 +Q2Q1’（1分，错-1分）D1=Q2+Q1Q0’（1分，错-1分）D0=Q1+Q2Q0 （1分，错-1分）输出方程式：Z=Q1’Q0 （1分，错-1分）得分七、Construct a minimal state/output table for a moore sequential machine, that will detect the input sequences: x=101. If x=101 is detected, then Z=1.The input sequences DO NOT overlap one another. The states are denoted with S0~S3.（10’）For example:X：0 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 ……Z：0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 ……state/output table八、Please write out the state/output table and the transition/output table and theexcitation/output table of this state machine.（states Q2 Q1=00~11, use the state name A~D ）（10’）Transition/output table State/output table Excitation/output table（4分） （3分） （3分）评分标准：转移/输出表正确，得4分；每错一处扣0.5分，扣完4分为止；由转移/输出表得到状态/输出表正确，得3分；每错一处扣0.5分，扣完3分为止；激励/输出表正确，得3分；每错一处扣0.5分，扣完3分为止。

2011～2012学年度第二学期《数字电子技术基础》试卷（A 卷）适用年级专业：2010级电子信息工程、自动化 考 试 形 式：（ ）开卷、（√）闭卷二级学院： 行政班级： 学 号：教 学 班： 任课教师： 姓 名：注：学生在答题前，请将密封线外各项内容准确填写，填写不清者，将不计成绩。

一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。

错填、不填均无分。

1．对于十进制数83，它对应的十六进制数表示是。

2．逻辑代数的基本逻辑运算有 、或、非3种。

3．将变量的全部最小项分别用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列在一起而得到的图形称为 。

4．现有一个存储容量为256k ×4位的RAM 存储器，则该存储器RAM 的地址线有 根。

5．图1所示为某计数器的时序图，由此可判定该计数器是 进制计数器。

FAB CPQ 0Q 1Q 2图1 图26．某一门电路的工作波形如图2所示，其中A 、B 是输入端，F 是输出端。

则F 的逻辑表达式为 。

7． 可编程阵列逻辑PAL 是一种与阵列可编程、或阵列 的可编程逻辑器件。

8．将模拟信号转化为数字信号，需要采用A/D 转换器。

实现A/D 转换一般要经过采样、保持、量化和 等4个过程。

9．如果用ROM 实现将8位二进制数转换成十进制数（用BCD 码表示）的转换电路，其所需容量为。

10．图3所示的门电路为集电极开路的TTL 电路，则可写出输出信号的表达式Y = 。

A +0.3VB+3.6VY图3二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。

错选、多选或未选均无分。

11．十进制数87所对应的十六进制数和8421BCD 码分别为 。

【 】A ．87H ，(10000111)8421BCDB ．57H ，(10000111)8421BCDC ．A7H ，(10100111)8421BCD D ．57H ，(01010111)8421BCD12．设某函数的表达式为）（E D C B A F+=，则F= 。

数字电子技术试卷A 卷答案试卷号：45学校：哈尔滨理工大学院系： 自动化 专业：自动化 年级：03 班级： 1~11一. 单项选择题（本大题共 20 小题，总计 40 分 ）1、本小题2分 (b)2、本小题2分 (a)3、本小题2分 (b)4、本小题2分 (c)5、本小题2分 (a)6、本小题2分 (a)7、本小题2分 (d)8、本小题2分 (c)9、本小题2分 (b) 10、本小题2分 (c) 11、本小题2分(c)12、本小题2分(c)13、本小题2分(a)14、本小题2分( b )15、本小题2分( a )16、本小题2分( b )17、本小题2分( b )18、本小题2分( c )19、本小题2分( a )20、本小题2分( b )二、非客观题（6分）Ωk mI nI V VR IH OH OH CC L 502.031.032.35(max)(max)(min)(max)=⨯+⨯-=+-=（3分） Ωk mI I V V R IL OL OL CC L 676.04.0384.05(max)(max)(max)(min)=⨯--=--=（3分） 上拉电阻的取值范围是ΩΩk R k L 676.05≥≥三、非客观题（8分）A B C CB A B C A B C A B C m m m m m Y +=++++=++++=642101（4分） CA BA A B C CBA A B C BA C A B C m m m m Y ++=+++=+++=75302（4分）⎪⎪⎪⎩⎪⎪⎪⎨⎧+++++++=+++++++=++++=++++=+++=+++=+++=+++=1513119642031412753214107211513900W W W W W W W W DC B AD C B A D C B A D BC A D C B A CD B A D C AB ABCD Y W W W W W D C B A CD B A BCD A D C AB D ABC Y W W W W D ABC D C B A BCD A D C B A Y W W W W ABCD D C AB D C A C A Y （4分）（4分）（4分） 五、非客观题（14分）由状态转换图可得电路的状态方程 由状态方程得驱动方程32113212112131311Q Q Q Q Q Q Q Q Q Q Q Q Q Q n n n =+=+=+++ （6分） 213122311Q Q J Q K J Q K J =====13=K（3分） 进位输出 3Q Y = （1分）（4分）A B C D Y 0Y 1Y 2Y 3（a ）九十一进制计数器，两片之间为十六进制。

数字电子技术试卷（1）参考答案一．填空1． 1111011，7B2． 8613． 与，或，非 4． 0，1，高阻5． 真值表，逻辑图，逻辑表达式，卡诺图，波形图（时序图） 6． 波形的整形 7． 20伏8． 并行A/D ，串并行A/D ，逐次比较A/D ，双积分A/D （写出三种） 二．判断题1．× 2．√ 3．× 4．√ 5．√三．化简逻辑函数1．D B A Y +=-2．--+=D B A Y四．C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。

五．AQ Q Qn +=-+1，A Q n =+1六．采用D 触发器，-=122Q Q D ，--=231Q Q D ，1230Q Q Q D -+=电路图略。

将非工作状态101，110，111带入方程得次态，101→001，110→101→001， 111→001，电路可以自启动。

七．f =65Hz数字电子技术（2）参考答案 一．填空题（16）1． 100011.110，23.C 2． 0，13． 当前输入，原状态4． 0，1，高阻；任何时候，只能有1个三态门被选通。

5． 有两个稳态，在触发信号作用下状态可相互转变，有记忆功能 6． 延时 7． 5.5v 8． 13二．判断题（10）1．√ 2．× 3．×4．√ 5．√三．化简题（14）1． B Y =2． -++=D A C B Y 四．（15）CD A B A Y --+= 五．（15）--+=B A Qn 11， Q B Q A Qn ---++=21六．（15）驱动方程：1,121=⊕=-K Q X J ，1,212=⊕=K Q X J逻辑功能：X=0时，同步三进制计数器；X ＝1时，同步三进制减法计数器。

该电路为同步三进制可逆计数器，并且能自启动。

七．(15)数字电子答案3 一．填空题（16）1． 1010110，100001102． 7 3． 16，64． 状态转换表，状态转换图，特性方程5． 06． 256×4bit 7． 5.275伏8． 转换精度，转换速度二．回答问题（10）1． 不正确。

数字电子技术试卷(1)一．填空（16）1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。

2．100001100001是8421BCD 码，其十进制为 861 。

3．逻辑代数的三种基本运算是 与 ， 或 和 非 。

4．三态门的工作状态是 0 ， 1 ， 高阻 。

5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。

6．施密特触发器的主要应用是 波形的整形 。

7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。

8．实现A/D 转换的主要方法有 ， ， 。

二．判断题（10）1．BCD 码即8421码 （ 错 ）2.八位二进制数可以表示256种不同状态。

（ 对 ）3．TTL 与非门与CMOS 与非门的逻辑功能不一样。

（ ）4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。

（对 ）5．计数器可作分频器。

（ 对 ）三．化简逻辑函数（14）1．用公式法化简--+++=A D DCE BD B A Y ，化为最简与或表达式。

解；D B A Y +=-2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。

四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。

（15）解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。

五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)解；（1）AQ Q Q n +=-+1，（2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。

（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。

《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷 题 号 一 二 三 四（1） 四（2） 四（3） 四（4） 总 分 得 分一、填空题（每空1分，共20分）1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。

2.三态门电路的输出有高电平、低电平和（ ）3种状态。

3．TTL 与非门多余的输入端应接（ ）。

4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。

5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =（ ）。

6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。

7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。

8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。

9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。

该ROM 有（ ）根地址线，有（ ）根数据读出线。

10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。

11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ）；Y 3 ＝（ ）。

ABY 1 Y 2 Y 312. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。

13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。

二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。

专业：班级：
图1 图2
计数器和八选一数据选择器74LS152一起构成序列脉冲发生器，图3产生的脉冲序列为________
图3
，其余位均为0，在输出端测得电压
03.125
u=
………………………………装………………………………
图4
反相器的电路结构和工作原理，说明二极管D1，D2的作用
实现的功能，并说明与非门
图5 图7
三、分析题(第1小题12分，第2小题)
、分析如图8所示电路的逻辑功能，并分析原电路图设计是否合理，若不合理请作出改进。

图10
专业：班级：
图1 图2
计数器和八选一数据选择器74LS152一起构成序列脉冲发生器，图3产生的脉冲序列为________
图3
，其余位均为0，在输出端测得电压
03.125
u=
………………………………装………………………………
图4
反相器的电路结构和工作原理，说明二极管D1，D2的作用
实现的功能，并说明与非门
图5 图7
三、分析题(第1小题12分，第2小题)
、分析如图8所示电路的逻辑功能，并分析原电路图设计是否合理，若不合理请作出改进。

图10。

数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。

2 . 逻辑函数L = + A+ B+ C +D = 。

3 . 三态门输出的三种状态分别为：、和。

4 . 主从型JK触发器的特性方程= 。

5 . 用4个触发器可以存储位二进制数。

6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。

二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。

图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。

A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。

A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。

图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。

图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。

图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。

A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。

A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。

A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。

《数字电子技术基础》(第一套)一、填空题：（每空1分，共15分）=+的两种标准形式分别为（）、（）。

1．逻辑函数Y AB C2．将2004个“1”异或起来得到的结果是（）。

3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。

4．8位D/A转换器当输入数字量为5v。

若只有最低位为高电平，则输出电压为（）v；当输入为，则输出电压为（）v。

5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。

6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。

7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。

二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。

2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。

三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。

要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。

（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。

（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。

试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。

（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。

ROM中的数据见表1所示。

试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP 信号频率之比。

数字电子技术试卷A(后附答案)诚信应考,考试作弊将带来严重后果！华南理工大学期末考试《数字电子技术》试卷a注意事项：1.考前请将密封线内填写清楚；2.所有答案恳请轻易答在试卷上(或答题纸上)；3．考试形式:闭卷；4.本试卷共四大题，满分100分后，考试时间120分钟。

题号得分评卷人一二三四总分一.单项选择题：（在每小题的候选答案中挑选出一个恰当的答案，并将恰当答案的字母插入下表中对应的格子里。

每小题2分后，共20分后。

）题号12345678910答案1．十进制数128的8421bcd码点就是（）。

a.10000000b.000100101000c.100000000d.1001010002.已知函数f的卡诺图如图1-1,试求其最简与或表达式3.未知函数的反演式为，其原函数为（）。

a．b．c．d．4．对于ttl数字集成电路来说，下列说法那个是错误的：（a）电源电压极性严禁接反，其额定值为5v；（b）不采用的输出属台1；（c）输入端可串接电阻，但电阻值不应太大；（d）oc门输出端可以并接。

5．欲将正弦信号转换成与之频率相同的脉冲信号，应用领域a.t，触发器b.施密特触发器c.a/d转换器d.移位寄存器6．下列a/d转换器中转换速度最快的是（）。

a.并联比较型b.双分数型c.计数型d.逐次渐近型《数字电子技术》试卷a1/117.一个所含32768个存储单元的rom，存有8个数据输入端的，其地址输出端的存有（）个。

a.10b.11c.12d.88.如图1-2，在ttl门组成的电路中，与非门的输入电流为iil≤c1ma?iih≤20μa。

g1输出低电平时输出电流的最大值为iol(max)=10ma，输出高电平时最大输出电流为ioh(max)=c0.4ma。

门g1的扇出系数是（）。

a.1b.4c.5d.109.十数制数2021.375切换为二进制数就是：a.11111010110.011b.1101011111.11c.11111010110.11d.1101011111.01110.ttl或非门多余输入端的处理是:a.悬空b.接高电平c.接低电平d.接”1”二.填空题(每小题2分，共20分)1.cmos传输门的静态功耗非常大，当输出信号的频率减少时，其功耗将______________。