下载文档原格式
计组例题一、有一个（7，4）码，写出代码0011的海明效验码，画出效验电路(1)求信息码001的海明效验码。
①确定海明效验位的位数因为是（7，4）码，所以N=7，K=4，效验位的位数为3。
②确定效验位的位置：位号（1∽7）为2的权值的那些位，即：20 、21、22 的位置作为效验位，即：1 2 3 4 5 6 7 P1 P2 D 3 P3 D 2 D 1 D 0④ 效验位的形成P1= D 3⊕D 1⊕D 0= 0⊕1⊕1=0 P2= D 3⊕D 2⊕D 0= 0⊕0⊕1=1 P3= D 3⊕D 2⊕D 1= 0⊕0⊕1=1所以：信息码0011的海明效验码为：001 1 1 10。
(2)海明效验逻辑电路如图所示。
②H 7 H 6 H 5 H 4 H 3 H 2 H 1 D 3 D 2 D 1 P3 D 0 P2 P1 0 0 1 1 第一组（P1） √ √ √ √ 第二组（P2） √ √ √ √ 第三组（P3） √ √ √ √3 2 1 0无错 有错H7 H 6 H 5 H 4 H 7 H 6 H 3 H 2 H 7 H 5 H 3 H 1二、求有效信息1010、0111的CRC 校验码，并求循环余数，说明校验原理,画出译码与纠错电路。
(1)求有效信息1010的CRC 校验码①确定校验位的位数设R 为校验位的位数，则整个码字的位数应满足不等式：N=K ＋R ≤2R －1 设R=3，则23－1=7，N=4＋3=7，不等式满足。
所以R 最小取3。
②选一个R ＋1位的生成多项式G(x),如G(x)=1011③在有效信息后面添R 个0。
然后用它和G(x)进行模2除法运算，所得的余数即为所求的校验位。
运算过程如下： １００１ １０１１ １０１００００ １０１１ １０００ １０１１ １１ 余数为０１１，所以，所求的CRC 校验码为：１０１００１１(2) 求循环余数：在上面１１余数的基础上添０继续进行模２除, 如下：第一个余数１１０第二个余数１１００ 余数循环次序如下：１０１１ １１１ 第三个余数 ０１１ １１１０ １０１１ １０１ 第四个余数 １０１０ １０１１ １ 第五个余数 １０ 第六个余数 １００ 第七个余数 １０００ １０１１ １１ 第一个余数(3)校验原理G (x)=1011时的1010(7，4)循环码的出错模式(4)译码与纠错电路校验的原理是根据余数来判断出错位，取反即可纠错, 译码与纠错电路如下。
计算机组成原理白中英—、选择题 1从器件角度看，计算机经历了五代变化。
但从系统结构看，至今绝大多数计算机仍属于(B)计算机 A 并行 B 冯•诺依曼 C 智能 D 串行 2某机字长32位，其中1位表示符号位。
若用定点整数表示，则最小负整数为(A) o A _(231_1) 3以下有关运算器的描述， A 只做加法运算 4 EEPR0M 是指(D ) A 读写存储器 B -理-1) (C )是正确的。
B 只做算术运算 B 只读存储器 (B )两级存储器组成, B 主存-辅存 5常用的虚拟存储系统由A cache-主存 6 RISC 访内指令中，操作数的物理位置一般安排在 A 栈顶和次栈顶 两个主存单元 -(231+1) -(230+1) 算术运算与逻辑运算 D 只做逻辑运算 电擦除可编程只i 器 其中辅存是大容量的磁表面存储器。
C (D )C 闪速存储器 cache-辅存 —个主存单元和一个 通用寄存器 通用寄存器-cacl: 两个通用寄存器7当前的CPU 由(B A 控制器 )组成。
B 控制器、运算器、 cache 8流水CPU 是由一系列叫做“段”的处理部件组成。
运算器、主存控制器、ALU 、主和具备m 个并行部件的CPU 相比，一个m 段流水C吞吐能力是(A ) o A 具备同等水平9在集中式总线仲裁中，A 独立请求B 不具备同等水平 (A )方式响应时间最快。
B 计数器定时查询 小于前者 菊花链大于前者 分布式仲裁 10 CPU 中跟踪指令后继地址的寄存器是(C ) O A 地址寄存器 B 指令计数器C 11从信息流的传输速度来看，(A )系统工作效率最低。
A 单总线B 双总线C 12单级中断系统中，CPU-旦响应中断，立即关闭(C ) 源产生另一次中断进行干扰。
A 中断允许 B 中断请求 13下面操作中应该由特权指令完成的是(B ) o A 设置定时器的初值 B 从用户模式切换到管 C 理员模式 14冯•诺依曼机工作的基本方式的特点是(B ) o A 多指令流单数据流 B 按地址访问并顺序执行指令 C 堆栈操作15在机器数(B )中，零的表示形式是唯一的。
第1、 2 章1：简述冯诺依曼机的特点?答: (1)计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成；(2) 采用存储程序的方式，程序和数据放在同一个存储器中，指令和数据一样可以送到运算器运算，即由指令组成的程序是可以修改的；(3) 指令和数据均用二进制码表示；(4) 指令由操作码和地址码组成；(5) 指令在存储器内按顺序存放。
由指令计数器(PC指明要执行的指令所在单元地址，一般按顺序递增，但可按运算结果或外界条件而改变；(6) 机器以运算器为中心，输入输出设备与存储器的数据通过运算器。
2：触发器触发方式种类?答: ( 1)电平触发器[D]; (2)边沿触发器[D]; (3)主-从触发器[JK] 。
3: 阵列逻辑电路?答：(1 )读/写存储器RAM;⑵只读存储器R0M;(3)可编程逻辑阵列PAL-熔丝；(4)通用阵列逻辑GAL-电擦除；(5)门阵列GA;( 6)宏单元阵列MA;( 7)可编程门阵列PGA;4:PAL和GAL区别？(1) PAL采的采用的是熔丝工艺，一旦编程后就不能改写，而GAL采用电擦除的CMOS(E*ECMS) 工艺，可擦除重写100 次以上，数据可保存20 年以上，在数秒钟内即可完成擦除和编程过程。
(2) PAL器件的应用局限性较大，对于不同的输出结构，需选用不同型号的PAL器件，而GAL的输出结构有一个输出逻辑宏单元OLMC通过对它的编程，使GAl有多种输出方式：寄存器型输出、组合逻辑输出，并可控制三态输出门，因此显得很灵活。
5: 单元阵列由哪几个部分组成？答: 标准单元、通道区、I/O 单元、压焊点。
第 4 章主存储器1: 主存储器类型？答:(1)随机存储器又叫读写存储器RAM易失性存储器];非……(2)只读存储器ROM;(3)可编程只读存储器PROM;(4)可擦出可编程只读存储器EPROM;(5)可用电擦除的可编程只读存储器E*EPROM;2: 主存储器主要性能指标？答: 主存储容量、存储器存取时间和存储周期时间。
一、计算机的发展包括哪几个阶段？与微电子有哪些关系？请举例说明。
二、计算机硬件结构由哪些部件组成？相互如何进行信息传递？三、设X=0.1001,Y=0.1011,求X*Y，并结合实现原码一位乘法逻辑电路图，说明其实现过程。
四、推导定点补码一位乘法公式，设X=0.1001,Y=0.1011,求X*Y，并结合实现原码一位乘法逻辑电路图，说明其实现过程。
五、推导定点补码二位乘法公式，设X=0.100111,Y=0.101111,求X*Y。
六、说明加减交替法除法运算原理，设X=0.100111,Y=0.101111,求X/Y。
七、简述静态存储器SRAM工作原理和工作过程。
八、简述动态存储器DRAM工作原理和工作过程（含再生原理和过程）。
九、简述存储器容量的扩展方法和控制过程，并举例说明。
十、举例说明指令操作码的扩展方法。
十一、计算机的操作数有哪些类型？举例说明其寻址方式。
十二、有条件转移指令的条件有哪些？推导带符号数比较大于时转移的条件。
十三、计算机为什么要设计堆栈？堆栈的操作为什么是“先进后出”？十四、根据控制器的基本组成框图简述其工作过程。
十五、根据CPU逻辑框图简述加法指令和转移指令的执行过程。
十六、简述机器指令、机器程序；微程序、微指令；毫微程序、毫微指令相互之间的区别和联系。
十七、根据微程序控制计算机的基本工作原理，从主存储器中取程序、从控制存储器中取微程序到微程序流的控制等说明程序的执行过程。
十八、简述硬布线控制器和微程序控制器之间的区别。
十九、存储系统包括哪些层次结构？CPU与之如何交换信息？并简述其优缺点。
二十、主存与cache之间如何通过地址映像将信息cache？二十一、结合多用户虚拟存储器工作过程图简述虚拟存储器、辅存与主存之间通过地址变换传递信息的过程。
第1、2章1：简述冯诺依曼机的特点?答:（1）计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成；（2）采用存储程序的方式，程序和数据放在同一个存储器中，指令和数据一样可以送到运算器运算，即由指令组成的程序是可以修改的；（3）指令和数据均用二进制码表示；（4）指令由操作码和地址码组成；（5）指令在存储器内按顺序存放。
由指令计数器（PC）指明要执行的指令所在单元地址，一般按顺序递增，但可按运算结果或外界条件而改变；（6）机器以运算器为中心，输入输出设备与存储器的数据通过运算器。
2：触发器触发方式种类?答:（1）电平触发器[D];（2）边沿触发器[D];（3）主-从触发器[JK]。
3:阵列逻辑电路?答:（1）读/写存储器RAM;（2）只读存储器ROM;（3）可编程逻辑阵列PAL-熔丝;（4）通用阵列逻辑GAL-电擦除;（5）门阵列GA;（6）宏单元阵列MA;（7）可编程门阵列PGA;4:PAL和GAL区别？（1）PAL采的采用的是熔丝工艺，一旦编程后就不能改写，而GAL采用电擦除的CMOS(E*ECMS)工艺，可擦除重写100次以上，数据可保存20年以上，在数秒钟内即可完成擦除和编程过程。
（2）PAL器件的应用局限性较大，对于不同的输出结构，需选用不同型号的PAL器件，而GAL的输出结构有一个输出逻辑宏单元OLMC，通过对它的编程，使GAl有多种输出方式:寄存器型输出、组合逻辑输出，并可控制三态输出门，因此显得很灵活。
5:单元阵列由哪几个部分组成？答:标准单元、通道区、I/O单元、压焊点。
第4章主存储器1:主存储器类型？答:(1)随机存储器又叫读写存储器RAM[易失性存储器];非……(2)只读存储器ROM;(3)可编程只读存储器PROM;(4)可擦出可编程只读存储器EPROM;(5)可用电擦除的可编程只读存储器E*EPROM;2:主存储器主要性能指标？答:主存储容量、存储器存取时间和存储周期时间。
3:读写存储器分为？答:静态存储器SRAM和动态存储器DRAM;DRAM以“读出”方式再生或刷新，周期小于等于2ms。
DRAM分为三管存储单元电路和单管存储单元电路。
单管的优点:线路简单，单元占用面积小，速度快。
缺点:是破坏性的，读出后要立即对单元进行“重写”，已恢复原信息;单元独处信号很小，要求有高灵敏度的独处放大器。
SRAM和DRAM比较:DRAM优点：(1)集成度高-单管存储，(2)封装尺寸小-地址分批进入，管脚少;(3)价格便宜;(4)功率小。
缺点:(1)速度慢-用了动态原件;(2)需要再生。
第5章指令系统1：一条指令包含哪些信息？答：操作码、操作数地址、操作结果的存储地址、下一条指令的地址。
2：15条三地址指令操作码由0000~1110给出；15条而地址指令由11110000~11111110给出；15条以地址指令由111111110000~111111111110给出；16条零地址指令由1111111111110000~1111111111111111给出。
3：霍夫曼编码-依据指令出现概率；字长决定运算精度和寻址能力。
寻址能力可通过加长机器字长和地址扩展技术。
指令的长度主要取决于：操作码的长度、操作数的地址长度和操作数地址的个数。
短格式指令和长格式指令。
4：8种寻址方式？答：(1)直接寻址-->MOV AX，[3000H]；特点：只访问一次存储器，地址位数决定了寻址范围，操作数的地址不易改变。
(2)寄存器寻址:MOV SS,AX；不访存，AX是通用寄存器，可以缩短指令长度，节省存储空间，提高指令执行速度。
(3)带位移量的基址寻址-->EA=（BR）+A；BR为基址寄存器（通用寄存器），A为位移量disp；特点：解决了程序在存储器中的定位和扩大寻址空间的问题，对多道程序和浮动程序很有用。
(4)变址寻址-->EA=（IX）+A;IX为変址寄存器，由用户给定，可作为偏移量，A不变，可作为基地址。
如果还有基址寄存器，计算有效地址时还要加上。
特点：可扩大寻址范围，変址由用户给定；便于处理数组问题。
(5)间接寻址-->EA=（A）；分为寄存器间接和存储器间接寻址。
（A）是操作数的地址或指令的地址。
特点：多次访存，可扩大寻址范围，便于変址程序。
(6)相对寻址-->EA=（PC）+A；当前指令地址+偏移量A；特点：转移地址不固定，随PC变化，总是相差一个disp，对于浮动程序适用。
disp可正可负，通常用补码。
(7)立即数寻址-->特点：指令执行阶段不访存，提高了执行速度，只能适用于操作数固定情况下。
(8)堆栈寻址5：指令的分类与功能?答：(1)算术逻辑运算指令这类指令包括逻辑加、逻辑乘、按位加、逻辑移位等指令，主要用于无符号数的位操作、代码的转换、判断及运算。
移位指令用来对寄存器的内容实现左移、右移或循环移位。
(2)移位操作指令（算术、逻辑和循环移位）算术右移时最高位（符号位）不变，逻辑右移最高位补零。
(3)浮点运算指令(4)十进制运算指令(5)字符串处理指令——字符串的传送、比较、查询、转换等。
(6)数据传送指令数据传送指令主要包括取数指令、存数指令、传送指令、成组传送指令、字节交换指令、清累加器指令、堆栈操作指令等等。
这类指令主要用来实现主存和寄存器之间，或寄存器和寄存器之间的数据传送。
(7)转移类指令——a、无条件转移jump和条件转移指令branch；b、调用指令和返回指令call和return；c、陷阱与陷阱指令——意外中断。
(8)堆栈及堆栈操作指令——PUSH OPR：先（SP）-1->SP后OPR->（SP）；在中断、子程序调用中广泛用于保存返回地址，状态标志及现场信息。
不同语言子程序调用时参数的传递，用堆栈普遍。
(9)输入输出(I/O)指令——输入输出指令主要用来启动外围设备，检查测试外围设备的工作状态，并实现外部备和CPU之间，或外围设备与外围设备之间的信息传送。
(10)特权指令——特权指令是指具有特殊权限的指令。
这类指令只用于操作系统或其他系统软件，一般不直接提供给用户使用。
在多用户、多任务的计算机系统中特权指令必不可少。
它主要用于系统资源的分配和管理。
(11)其他指令——除以上各类指令外，还有状态寄存器置位、复位指令、测试指令、暂停指令，空操作指令，以及其他一些系统控制用的特殊指令。
6：CISC指令的主要特点？答：(1)指令系统复杂庞大，指令数目一般多达两三百条；(2)指令长度不固定，指令格式多；(3)可以访存指令不受限制；(4)各种指令使用频率相差很大；(5)各种指令执行时间相差很大，大多数指令需多个时钟周期才能完成；(6)控制器大多数采用微程序控制；(7)难以用优化编译生成高效的目标代码程序。
7：SISC指令特点？答：(1)选取适用频率较高的一些简单指令，复杂指令的功能由简单指令的组合来实现；(2)指令长度固定，指令格式种类少；(3)只有Load/Store指令访存，其余指令的操作数在寄存器之间进行；(4)CPU中有多个通用寄存器；(5)控制器采用组合逻辑控制；(6)采用流水技术，大部分指令在一个时钟周期内完成；(7)采用优化的编译程序。
8:CISC和SISC比较？答：(1)SISC更能充分利用VLSI芯片的面积；(2)SISC更能提高运算速度；(3)SISC便于设计，可降低成本；(4)SISC有利于编译程序代码优化；(5)SISC不易实现指令系统兼容。
第6章中央处理器1：Intel80386微机系统组成？答：(1)80386微机处理器；(2)80384时钟发生器；reset：0FFFFFFF0H(3)80387协处理器；(4)总线控制逻辑；(5)存储器与输入输出系统；(6)DMA控制器及中断控制器；DMA控制I/O设备和与主存直接传送信息逻辑电路；中断控制器用于传送一个数据或发生故障时进行处理。
(7)"ready"逻辑电路。
由主存向80386发出。
2：Intel80386结构？答：指令部件、执行部件和存储管理。
指令部件：完成取指及指令译码功能，并发出控制信号；执行部件：包括ALU、乘法部件和寄存器组等；存储管理：用来确定存储地址。
(1)D0~D31:双向32位数据总线；(2)A2~A31地址线和“字节使能”信号BE0#~BE3#，#表低电位有效。
(3)CLK2：40MHz时钟；(4)RESET:总清或复位信号；(5)总线定义周期信号：W/R#写/读周期，D/C#数据/控制周期，M/IO#访问主存储器/IO设备，LOCK#总线锁定信号(0);(5)总线控制信号：ADS#地址状态信号(0),NA#主存或IO送80386信号，指令重叠，BS16#兼容16位主存信号或IO，READY#；(7)HOLD和HLDA总线仲裁信号。
主设备发出占用总线请求(HOLD)，处理机释放总线后发出应答信号HLDA,放弃总线控制权。
此时HLDA是80386唯一送到引出端上的信号。
(8)中断INTR和NMI：为中断请求信号和不可屏蔽中断请求信号。
(9)协处理器接口信号：PEREQ请求信号，BUSY#忙信号，ERROR#出错信号。
3：控制器概括作用和功能及组成？答;作用：发出满足一定时序关系的控制信号，实现指令系统规定的各条指令的功能，并保证计算机系统正常运行。
功能：(1)取指令；(2)分析指令；(3)执行指令；(4)控制程序和数据的输入与结果输出；(5)对异常情况和某些请求的处理。
组成：(1)程序计数器PC；(2)指令寄存器IR；(3)指令译码器或操作码译码器；(4)脉冲源及启停线路；(5)时序控制信号形成部件。
补：程序状态字PAW和程序状态控制器PSR。
4：加法指令执行过程。
操作码-rs,rd-rsl-imm/disp答：(1)取指微指令1)指令地址送地址总线:PC->AB2)发访存控制命令:ADS,W/R非=0,M/IO非=13)指令送指令寄存器:DB->IR4)程序寄存器加1:PC+1;(2)计算有效地址微指令1)取两个源操作数：rsl->GR,(rsl)->ALU,disp->ALU2)加法运算："+"3)地址送寄存器：ALU->AR；(3)取数微指令1)数据地址送地址总线：AR->AB2)发访存控制命令：ADS,W/R非=0,M/IO非3)数据送数据寄存器：DB->DR；(4)加法运算和送结果微指令1)两源操作数送ALU：rs->GR,(rs)->ALU,DR->ALU2)加法运算：“+”3)送结果：ALU->GR(rd->GR,ALU->rd),置状态位N,Z,V,C。
