下载文档原格式
逻辑测试笔的制作与调试74LS00介绍逻辑测试笔是一种用来测试数字电路中逻辑高低电平的工具。
通过简单的电路设计和调试，我们可以使用逻辑测试笔来检测逻辑芯片的工作状态和信号传输。
在本文中，我们将讨论如何制作一个逻辑测试笔并使用它来测试74LS00芯片的逻辑电平。
材料准备•一根铜导线•一颗LED光敏二极管•一颗220欧姆电阻•一根插头•焊接工具•电线剥皮工具下面是制作逻辑测试笔的步骤：步骤1：准备工作收集所需材料，并保证工作场所清洁整齐。
步骤2：准备LED光敏二极管通过电线剥皮工具剥开LED光敏二极管的两端，将一端与导线连接，并使用焊接工具焊接在一起。
步骤3：连接电阻将220欧姆电阻与另一端的导线连接，并使用焊接工具焊接在一起。
步骤4：连接插头将导线和电阻的另一端与插头连接，并使用焊接工具进行焊接。
步骤5：固定线缆使用胶带或其他方式固定逻辑测试笔的线缆。
在制作完成逻辑测试笔后，我们需要进行调试以确保其正常工作。
下面是调试逻辑测试笔的步骤：步骤1：连接电源将逻辑测试笔的插头插入电源的负极，确保笔的LED灯亮起。
步骤2：测试高电平将逻辑测试笔的导线连接到电路板的高电平引脚上。
如果LED灯亮起，则表示该引脚处于高电平状态。
步骤3：测试低电平将逻辑测试笔的导线连接到电路板的低电平引脚上。
如果LED灯不亮，则表示该引脚处于低电平状态。
步骤4：测试未知状态将逻辑测试笔的导线连接到电路板中的未知引脚上。
如果LED灯闪烁，则表示该引脚处于未知状态。
注意事项•在使用逻辑测试笔进行测试时，务必确保电路板处于断电状态。
•在测试未知状态时，要特别注意观察LED灯的闪烁情况，并与芯片的数据手册进行对照。
结论通过制作和调试逻辑测试笔，我们可以方便地测试数字电路中的逻辑高低电平。
使用逻辑测试笔可以帮助工程师确保电路的正常运行，并进行故障诊断和调试。
制作一个逻辑测试笔不仅简单，而且成本很低，非常适合电子爱好者和工程师使用。
希望本文对你有所帮助！以上就是关于制作和调试逻辑测试笔并使用它来测试74LS00芯片的逻辑电平的说明文档。
实验十、基于Multisim 数字电路仿真实验一、实验目的：1、掌握虚拟仪器库中关于测试数字电路仪器的使用方法，如数字信号发生器和逻辑分析仪的使用。
2、进一步了解Multisim 仿真软件基本操作和分析方法。
二、实验内容：用数字信号发生器和逻辑分析仪测试74LS138译码器逻辑功能。
三、实验步骤:1、将数字信号发生器接138译码器地址端，逻辑分析仪接138译码器输出端，连接电路如下图：2、设置字信号发生器，改变其输入138译码器的值，观察逻辑分析仪的结果，可验证译码器的逻辑功能。
四、实验结果：1、设置字信号发生器输入138译码器的值为000，如下图所示从逻辑分析仪上得到的结果为即当输入000时，00=Y ，17654321=======Y Y Y Y Y Y Y查138译码器的真值表可知，结果是正确的。
2、设置字信号发生器输入138译码器的值为011，如下图所示从逻辑分析仪上得到的结果为即当输入011时，03=Y ，17654210=======Y Y Y Y Y Y Y查138译码器的真值表可知，结果是正确的。
3、设置字信号发生器输入138译码器的值为111，如下图所示从逻辑分析仪上得到的结果为即当输入111时，07=Y ，16543210=======Y Y Y Y Y Y Y查138译码器的真值表可知，结果是正确的。
由上述结果，即验证了138译码器的逻辑功能。
实验十一、基于Multisim 的仪器放大器设计一、实验目的：1、掌握仪器放大器的设计方法；2、理解仪器放大器对共模信号的抑制能力；3、熟悉仪器放大器的调试方法；4、掌握虚拟仪器库中关于测试模拟电路仪器的使用方法，如示波器、毫伏表、函数信号发生器等虚拟仪器的使用。
二、实验基本原理：仪器放大器是用来放大差值信号的高精度放大器，它具有很大的共模抑制比，极高的输入电阻，且其增益能在大范围内可调。
下图是由三个集成运放构成的仪器放大器电路。
其中，集成运放U3组成减法电路，即差值放大器，集成运放U1和U2各对其相应的信号源组成对称的同相放大器，且21R R =，63R R =，74R R = 令R R R ==21时，))(21(2121V V R R U U Go o -+=- 集成运放U3的输入信号是1o U 和2o U ，由于63R R =，74R R = 所以))(21()(21342134V V R R R R U U R R U Go o o -+-=--= 仪器放大器的差值电压增益因此改变电阻的值可以改变仪器放大器的差值电压增益，此仪器放大器的增益是负的，要使增益为正的，则可在输出时加一个反相器，即可得到增益为正的仪器放大器。
南昌大学实验报告学生姓名：刘阳学号: 6110116158 专业班级：电子165 实验类型：□验证■综合□设计□创新实验日期：12.22 实验成绩：实验十基于Multisim的逻辑电平测试器设计一、实验目的1、理解逻辑电平测试仪器的工作原理及应用；2、掌握用集成运放和555定时器构建逻辑电平测试器的方法；3、掌握逻辑电平测试器的调整和主要性能指标的测试方法。
二、实验原理电路可以由五部分组成：输入电路、逻辑状态判断电路、音响电路、发音电路和电源。
图10-1电路原理图图10-2 实验电路图输入和逻辑状态判断电路要求用集成运算放大器设计，音响声调产生电路要求用555定时器构成的震荡器设计。
555振荡电路输入逻辑判断电源1三、主要仪器设备及实验耗材Multisim虚拟仪器中的数字万用表、示波器、频率计四、实验内容1.输入和逻辑状态判断电路的测试1)调节逻辑电平测试器的被测电压（输入直流电压）为低电平（VL<0.8V）用数字万用表测逻辑状态判断电路输出电平。
2）调节逻辑电平测试器的被测电压（输入直流电压）为高电平（VH>3.5V）用数字万用表测逻辑状态判断电路输出电平。
2.音响声调产生电路1）逻辑电平测试器的被测电压为低电平（VL<0.8V）用示波器观察、记录音响声调产生电路输出波形，用频率计测量振荡频率f.2）逻辑电平测试器的被测电压为高电平（VH>3.5V）用示波器观察、记录音响声调产生电路输出波形，用频率计测量振荡频率f.3）逻辑电平测试器的被测电压（0.8~3.5V）用示波器观察、记录音响声调产生电路输出波形。
五、设计方案1、逻辑状态判断电路如右图10-3所示，用2.7KΩ、0.8KΩ、分压3.5V,产生压降3.5V、0.8V。
当输入V<0.8V时U1输出+Umax二极管导通，U2输出-Umax二极管截止；当输入V>3.5V时U2输出+Umax二极管导通，U1输出-Umax二极管截止；当输入0.8~3.5V时U1输出-Umax二极管截止，U2输出-Umax二极管截止。
![[知识]NE555应用电路](https://img.taocdn.com/s1/m/f0d2f33e657d27284b73f242336c1eb91a37333e.png)
NE555应用电路时基电路NE555是一种应用极其广泛的电路，它有很多优异的性能，如：定时精度高；工作速度和可靠性高；电源电压范围宽，能和数字电路直接连接；输出功率大，可直接驱动小电器；结构简单，使用灵活。
用它可组成各种波形的脉冲振荡器、定时延时电路、双稳触发电路、检测电路、电源变换电路，频率变换电路等等，被广泛应用于自动控制、测数，通讯等各个领域，可创新、制作许多电子产品。
实例一、电热灭蚊器控制电路市售电热灭蚊器都是连续通电加热的，一片灭蚊片一般只能使用一夜。
根据实验观察发现，灭蚊器在刚通电1h内效果最佳，室内蚊子即被击毙或丧失叮咬能力。
随着灭蚊片被连续加热，由于药液的挥发，到了下半夜后，灭蚊效果开始下降。
根据这一特点，笔者设计一种间断通电加热器，电路如右图所示，使电热灭蚊器处于工作1．5h、休息0．5h、再工作1．5h…循环通电工作状态，这样不但能提高灭蚊的效果，而且也延长了灭蚊片的使用期限，据试用一片灭蚊片使用两夜，效果也很好。
555时基电路接成周期为2h左右的多谐振荡器，③脚输出高电平时间为1．5h，此时晶闸管VTH导通，使插在X里的电热灭蚊器通电工作，同时LED发光指示；③脚输出低电平的时间为0．5h，此时VTH关断，灭蚊器停止工作，同时LED熄灭。
Cl要求采用CBB一400V聚丙烯电容器，其他元器件无特殊要求。
线路板图如右所示。
实例一中，电器工作（即通电加热）时间决定于电路的充电时间，由R2、R3、C3的数值决定，电器停止（即不加热）时间决定于电路的放电时间，只由R3、C3的数值决定，改变它们可改变电器的工作及间歇时间，换用不同的R、C参数可实现对不同电器或不同用途的需要；还可以把两只电阻R2、R3用一只电位器代替，用于调节电器的工作及间歇时间，适应不同需要或不同场合，非常方便。
请同学调换元件进行试验，设计制作新的电器控制器。
实例二、聋人用视觉“门铃”电路聋人用视觉“门铃”是利用照相机闪光灯的频闪管作为光源，其闪光强烈，即使在大白天也能引起人们注意。
模拟电路仿真实验报告张斌杰生物医学工程141班Multisim软件使用一、实验目的1、掌握Multisim软件的基本操作和分析方法。
二、实验内容1、场效应管放大电路设计与仿真2、仪器放大器设计与仿真3、逻辑电平信号检测电路设计与仿真4、三极管Beta值分选电路设计与仿真5、宽带放大电路设计与仿真三、 Multisim软件介绍Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。
工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。
Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE 技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。
通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。
一、实验名称:仪器放大器设计与仿真二、实验目的1、掌握仪器放大器的设计方法2、理解仪器放大器对共模信号的抑制能力3、熟悉仪器放大器的调试功能4、掌握虚拟仪器库中关于测试模拟电路仪器的使用方法，如示波器，毫伏表信号发生器等虚拟仪器的使用三、设计实验电路图：四、测量实验结果：差模分别输入信号1mv第二条线与第三条线：第一条线输出为差模放大为399mv。
共模输入2mv的的电压，输出为2mv的电压。
五、实验心得：应用Multisim首先要准备好器件的pspice模型，这是最重要的，没有这个东西免谈，当然Spice高手除外。
下面就可以利用Multisim的元件向导功能制作自己的仿真元件模型了。
将刚刚做好的元件保存，你可能注意到了，保存的路径里面没有出现Master Database，即主数据库，这就是Multisim做的较好的其中一方面，你无论是新建元件还是修改主数据库里面的元件，都不会影响主数据库里面的元件，选好路径以后点击Finish即可，一个新元件就被创建了。
逻辑电平信号检测电路实验报告技术指标：测量范围：低电平V L<0.8V，高电平V H>3.5V用1kHZ的音响表示被测信号为高电平；用800kHZ的音响表示被测信号为低电平；当被测信号在0.8~3.5V之间时，不发出音响；输入电阻大于20K Q。
实验目的：逻辑电平测试器综合了数字电路和低频电路两门课的知识要求学生自己设计，并在Multisim 电子工作平台上进行仿真。
培养学生的综合能力，培养学生利用先进工具进行工程设计的能力。
1、理解逻辑电平测试器的工作原理及应用2、掌握用集成运放和555定时器构建逻辑电平测试的方法。
3、掌握逻辑电平测试器的调整和主要性能指标的测试方法。
实验原理：电路可以由五部分组成：输入电路、逻辑状态判断电路、音响电路、发音电路和电源。
原理框图如图所示图2-1测试器的工作原理框图*以上工作原理框图可使用与不同标准的电平的测试，现在以 3.5V的电平为例作介绍，高电平为大于3.5V,低电平为小于0.8V。
实验仪器：Multisim虚拟仪器中的数字运算放大器、555计时器、电阻、电容、示波器、频率计等。
实验内容：vcc图2音调产生电路原理图将图1和图2的U A、U B对应连接在一起即组成完整实验原理图。
实验总结：输入不同检测信号U1 时仿真结果分别如下图3、4、5、6。
(1)U1=0.5V(<0.8V)时仿真结果如下图 3(2)U1=4V(>3.5V)时仿真结果如下图 4(3)U1=2V(0.8V~3.5V之间)时仿真结果如下图 5 ( 4) 无检测信号输入时仿真结果如下图6。
实验十二基于Multisim的逻辑电平测试器设计一、实验背景许多电子应用中都会用到逻辑电平测试器，它可以用来判断门电路在不同电平时状态的变化。
本文介绍如何使用Multisim软件中的电路模拟软件来设计一种逻辑电平测试器。
二、实验原理逻辑电平测试器是用来测试绝缘口路灯（IOL）的输出状态的设备。
通过输入不同的电平，可以检测出芯片与控制信号灯的输出结果。
逻辑电平测试器拥有两个输入，一个为电压信号，另一个为相应的高/低电平信号。
电压和信号电平输入到逻辑网络，通过与电压进行比较，可以从IOL得到需要的结果。
三、实验步骤1. 使用Multisim软件新建一个电路图，拖动几个重要电路元件，包括：（1）一个用于输入电压信号的源；（2）一个用于输入高/低信号的源；（3）一个用于比较信号的比较器；（4）一个用于显示输出结果的7段LED显示（或是其他形式的显示）；（5）一个绝缘口路灯（IOL）；（6）一个用于驱动IOL的控制信号灯。
2. 连接电路元件，完成电路连接。
注意，比较器的两个输入端与电压源及电平信号源都需要连接；比较器输出结果将用来驱动IOL及7段LED显示，因此，比较器输出端要分别连接IOL及7段LED显示。
3. 7段LED显示及IOL的输出应满足如下规则：当输入的信号电平高于设定的电压时，则7段LED显示为“1111”，IOL的电流状态为高；当输入的信号电平低于设定的电压时，则7段LED显示为“0000”，IOL的电流状态为低。
4. 在电路图上调整参数，设置信号源，同时将电压及信号源作为Simulation对象，开始对电路进行模拟，观察结果是否正确，调整参数使画得正确结果。
四、实验结果实验中，我们设计了一个逻辑电平测试器，通过输入不同的电平和信号，可以得到正确的输出结果，满足电路设计的要求。
五、结论本文介绍了如何使用Multisim软件来设计逻辑电平测试器，实验步骤清晰，且得到了正确的设计结果，可以作为使用Multisim软件设计电路的参考。
逻辑电平介绍TTL,CMOSTTL电平：输出高电平>2.4V,输出低电平<0.4V。
在室温下，一般输出高电平是3.5V，输出低电平是0.2V。
最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<= 0.8V，噪声容限是0.4V。
2，CMOS电平：1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。
而且具有很宽的噪声容限。
3，电平转换电路：因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。
哈哈4，OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。
否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。
5，TTL和COMS电路比较：1）TTL电路是电流控制器件，而coms电路是电压控制器件。
2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。
COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
TTL和CMOS的逻辑电平关系图2－1：TTL和CMOS的逻辑电平图上图为5V TTL逻辑电平、5V CMOS逻辑电平、LVTTL逻辑电平和LVCMOS逻辑电平的示意图。
5V TTL逻辑电平和5V CMOS逻辑电平是很通用的逻辑电平，注意他们的输入输出电平差别较大，在互连时要特别注意。
另外5V CMOS器件的逻辑电平参数与供电电压有一定关系，一般情况下，Voh≥Vcc-0.2V，Vih≥0.7Vcc；Vol≤0. 1V，Vil≤0.3Vcc；噪声容限较TTL电平高。
JEDEC组织在定义3. 3V的逻辑电平标准时，定义了LVTTL和LVCMOS逻辑电平标准。
LVTTL逻辑电平标准的输入输出电平与5V TTL逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便。
毕业设计说明书（论文）中文摘要逻辑信号电平测试器的设计摘要本文介绍了一个逻辑信号电平测试器，它可以方便快捷的测量某一点的电位的高低，通过声音的有无和声音的频率来判定被测电位的电平范围，从而能解决平常对电路中某点的逻辑电平进行测试其高低电平时，采用很不方便的万用表或示波器等仪器仪表的麻烦。
该电路主要包括三部分电路：输入电路、逻辑状态识别电路和音响声调产生电路。
其主要应用了集成运放的非线性电路特性，开环增益很大，从而可以制作成双限比较器；用555定时器构成的多谐振荡器作为音响产生电路，利用对电容的充放电，得到一定频率的信号。
输入的逻辑信号电平大于或小于所设定的高低电平电位，则音响电路发声，如若在高低电平之间，则音响电路不发声。
利用这种方式设计电路，计算元器件参数，选择成本合适的器件，确定电路形式并进行仿真实验验证，最后做出符合全部要求的实物。
关键词逻辑信号；电平测试；高电平；低电平毕业设计说明书（论文）外文摘要Logic-level test signal designAbstractThis paper, a logic level signal tester, it can be a convenient measurement that the level of potential through the availability of voice and sound frequencies to determine the level of the measured potential range. Thus can solve common circuit at some point in the logic level test its height electricity at ordinary times, it is not convenient by the multimeter or oscillograph instrument, etc .The design of the circuit mainly includes three parts: input circuit, the logic of the state of voice recognition and audio circuits have circuit. The main application of an integrated circuit operational amplifier nonlinear characteristics of a large open-loop gain, which can limit the production of dual comparators; used consisting of 555 timer Multivibrator circuit as a sound generated by the charging and discharging of the capacitor , a certain frequency signal. The logic input signal level is greater than or less than the high-low set potential, the audible sound circuit, if in between the high-low, the sound is not audible circuit. In this way the use of circuit design, component parameters of the calculation, select the appropriate cost of the device torequirements.and circuit simulation, and finally to meet all physical requirements. Keyword：s logic signal, level testing, high, lowKeywords logic signal, level testing, high, low目录1 绪论 (1)1.1课题研究及其意义 (1)1.2国内外研究现状及发展趋势 (1)2 逻辑电平信号测试系统简介 (2)2.1 测试电路的设计思路 (2)2.2 测试电路的要求 (3)2.3 测试电路的原理介绍 (3)3 测试电路中所涉及的芯片 (3)3.1 LM311高灵活性的电压比较器芯片介绍 (4)3.1.1 典型的比较设计配置 (4)3.1.2 LM311性能参数 (5)3.2 555定时器芯片电路 (7)3.2.1 芯片简介 (7)3.2.2 电路结构和控制特性 (8)3.2.3 555定时器构成的多谐振荡器 (10)4 整体电路的设计 (12)4.1 输入电路 (13)4.2逻辑信号判断短路 (13)4.3 声响部分的电路图设计和工作原理 (14)5 电路的仿真 (15)5.1 protues仿真软件的概述 (15)5.1.1 protues的功能特点 (16)5.1.2 电路功能仿真 (16)5.2 模拟逻辑信号的仿真 (17)5.3 比较电压仿真 (17)5.4 声响波形仿真 (18)5.4.1 高电平信号输入仿真 (18)5.4.2 无电平信号输入仿真 (19)5.4.3低电平信号输入仿真 (20)5.5 仿真结论 (20)总结 (21)参考文献 (22)致谢 (23)附录：完整电路图 (24)逻辑信号电平测试器的设计1 绪论在集成电路中，存在着高电平和低电平两个概念，在数字电路中与传统的模拟电路中有很大的区别：首先，模拟电路和数字电路都属于电子电路，模拟电路要求把握对模拟量变化掌控，这点是其相对于数字电路来讲的难点。
2013级《模拟电子技术》课程设计说明书逻辑信号电平测试器院、部：电气与信息工程学院学生姓名：刘钱指导教师：张松华职称副教授专业：电气工程及其自动化班级：电气本1301完成时间：2015-6-26摘要在检修数字集成电路组成的设备时，经常需要使用万用表和示波器对电路中的故障部位的高低电平进行测量，以便分析故障的原因。
使用这些仪器能较准确的测出被测点信号的电平的高低和被测电平的周期，但是使用者必须一方面用眼睛看着万用表的表盘或示波器的屏幕，另一方面还要寻找测试点，因此使用起来很不方便。
本文设计了一个逻辑信号电平测试器，它可以方便快捷的测量某一点的电位的高低。
逻辑电平的测试器的优势在于通过声音的有无和声音的频率来判定被测电位的电平范围，从而能解决平常对电路中某点的逻辑电平进行测试其高低电平时，采用很不方便的万用表或示波器等仪器仪表的麻烦。
设计采用运算放大器作电压比较器进行电平判断，根据电平高低使音响电路产生不同频率方波驱动扬声器，使扬声器有相应不同的声调输出提示的方法。
设计使用multisim软件进行仿真测试，测试成功后，使用AD软件进行电路板的设计。
最后制作出逻辑电平电路测试器，使用示波器进行试验的测试。
在电路输入电平在0.8v下蜂鸣器发出800Hz的声音，0.8~3.0V时发出了一个固定频率的声音，在3.0v以上时发出1KHz的声音基本实现了课题设计的要求。
关键词逻辑信号；电平测试；高电平；低电平；放大器目录1 绪论 (1)1.1 课题研究及其意义 (1)1.2 设计要求和技术指标 (1)1.2.1 技术指标 (1)1.2.2 设计要求 (1)2 逻辑电平测试器的设计 (2)2.1 逻辑电平测试器的原理 (2)2.2 比较器 (2)2.3 LM324集成运放 (3)2.4 输入及逻辑判断电路 (3)2.5 音调产生电路 (5)2.5.1 UA =UB=0V (5)2.5.2 UA =5V，UB=0V (5)2.5.3 UA =0V，UB=5V (8)2.6 扬声驱动电路 (8)2.7 直流稳压源的设计 (9)2.7,1 变压器的选择 (9)2.7.2 整流桥的选择 (9)2.7.3 电容的选择 (9)2.7.5 三端稳压器 (10)3 逻辑电平测试器的仿真测试 (11)3.1 画出逻辑电平测试器的仿真图 (11)3.2 调试及测定主要参数 (11)4 电路的制作与测试 (15)4.1 实际电路制作 (15)4.2 直流电源的调试 (15)4.3 逻辑信号电平测试器的调试 (15)结束语 (17)致谢 (18)参考文献 (19)附录A 电路原理图 (20)附录B 电路PCB图 (21)附录C 电路制作实物图 (22)附录D 元件清单 (23)1 绪论1.1 课题研究及其意义在平常的实验中，经常要遇到测试一些数字电路的电平信号；在测试这些数字电路或是检测其功能的时候要测试其是高电平还是低电平，以方便后续的维修和检验。
一般来说检测信号的时候都是要利用万用表和示波器来进行检测和判断，但是这只是一个简单的判断，而其操作起来比较繁琐，一边要看设备的屏幕，另外还要注意设备的工作状况，稍有疏忽就会导致检测不准确，从而影响到器件的制作。
所以想到了是否可以制作一个简单的电子电路用来方便判断数字电路的信号的输出状况，不仅可以准确的测试出高、低电平，而且也不用那么繁琐的操作，再经过仔细的研究和反复的实验，制作成了一个逻辑电平测试器，其目的就是设计制作一种可以简单判断是高电平还是低电平的逻辑电路。
1.2 设计要求和技术指标1.2.1 技术指标（1）测量范围：低电平<0.8V，高电平>3.5V；（2）用1KH Z的音响表示被测信号为高电平；（3）用800H Z的音响表示被测信号为低电平；（4）当被测信号在0.8~3.5V之间时，不发出音响；（5）输入电阻大于20KΩ；（6）工作电源为5V。
1.2.2 设计要求（1）设计输入与逻辑判断电路、音响产生电路和扬声器驱动电路；（2）选定元器件和参数，并绘制电路原理图；（3）在万能板或面包板或PCB板上进行电路安装调试；（4）拟定测试方案并进行测试；（5）撰写设计报告。
2 逻辑电平测试器的设计2.1 逻辑电平测试器的原理图1 电路设计原理根图由图1可知，逻辑信号电平测试器电路由五部分组成：输入电路、逻辑状态判断电路、音响电路、发音电路和电源。
2.2 比较器当去掉运放的反馈电阻时,或者说反馈电阻趋于无穷大时(即开环状态),理论上认为运放的开环放大倍数也为无穷大(实际上是很大,如LM324运放开环放大 倍数为100dB ，既10万倍)。
此时运放便形成一个电压比较器，其输出如不是高电平(V+)，就是低电平(V-或接地)。
当正输入端电压高于负输入端电压时，运放输出高电平。
由两个运放组成一个电压上下限比较器电路如图2所示，电阻1R 、'1R 组成分压电路，为运放1A 设定比较电平1U ；电阻2R 、'2R 组成分压电路，为运放2A 设定比较电平2U 。
输入电压I U 同时加到1A 的正输入端和2A 的负输入端之间，当1U U I >时，运放1A 输出高电平；当2U U I <时，运放2A 输出高电平。
运放1A 、2A 只要有一个输出高电平，晶体管BG1就会导通，发光二极管LED 就会点亮。
若选择21U U >，则当输入电压I U 超出[2U ，1U ]区间范围时，LED 点亮，这便是一个电压双限指示器。
若选择12U U >，则当输入电压在[U 2，U 1]区间范围时，LED 点亮，这是一个“窗口”电压指示器。
此电路与各类传感器配合使用，稍加变通，便可用于各种物理量的双限检测、短路、断路报警等。
图2比较器电路2.3 LM324集成运放LM324四运放是集成电路，它采用14脚双列直插塑料封装，外形如图所示。
它的内部包含四组形式完全相同的运算放大器，除电源共用外，四组运放相互独立。
每一组运算放大器可用图3所示的符号来表示，它有5个引出脚，其中“+”、“-”为两个信号输入端，“V+”、“V-”为正、负电源端，“V o”为输出端。
两个信号输入端中，Vi-(-)为反相输入端，表示运放输出端V o的信号与该输入端的相位相反；Vi+(+)为同相输入端，表示运放输出端V o的信号与该输入端的相位相同，运算放大器符号如图3所示，LM324的引脚排列如图4所示。
图3 放大器电路符号图4放大器引脚图由于LM324四运放电路具有电源电压范围宽，静态功耗小，可单电源使用，价格低廉等优点，因此被广泛应用在各种电路中。
2.4 输入及逻辑判断电路图5为测试输入和逻辑判断电路原理图。
以A1反相端电压为高电平参考电压U H，A2同相端电压为低电平参考电压U h。
当U I大于U H时，A1输出端U A为高电平，A2输出端U B为低电平。
图5中U1是被测信号。
A1和A2为两个运算放大器。
可以看出A1和A2分别与周围的电阻组成两个电压比较器。
A2的同相端电压为0.8V 左右，A 1的反相端电压U H 由R 3和R 4的分压决定。
当被测电压U 1小于0.8V 时，A 1反相端电压大于同相端电压，使A 1输出端U A 为低电平。
A 2反相端电压小于同相端电压，使它输出端U B 为高电平(5V)。
当U I 在0.8V -U H 之间时，A 1同相端电压小于U H ，A 2同相端电压也小于反相端电压，所可以控制高电平的范围，而通过改变运算放大器A 2同相端电压，可以控制低电平，图中的二极管可以是分压电阻，由不同的电阻的分压组合，该逻辑电平测试器可以测量不同的标准电平。
图5 输入和逻辑判断电路R 1与R 2分压电路的作用是保证测试器输入端悬空时，输入电压既不是高电平，也不是低电平，设定这个悬空时的电压为I v 。
一般情况下，在输入端悬空时，输入电压V v I 4.1=。
并且保证输入电阻大于20K Ω。
由以上条件可以得到(1)(2) 从而可确定R 1和R 2阻值。
可解得：R 1=71k Ω R 2=27.6k Ω取联系值：R 1=75k Ω R 2=30k ΩR 3和R 4的作用是给A 1的反相输入端提供一个3.5V 的电压。
因此只要保证V V R R R CC 4.1212=+Ω≥+K R R R R 202121(3) 即可。
R 3和R 4取值过大时容易引入干扰，取值过小时 则会增大耗电量。
工程上一般在几十千欧到几百千欧姆间选取。
因此选取R 4=68k Ω，可得到：R 3≥29k Ω,取R 3=30k Ω。
R 5与两个二极管的支路可以换做两个电阻分压，取R 5为68k Ω与R D 为13kΩ电阻串联达到目的，R D 两端的电压因为0.8V 。
2.5 音调产生电路图6为音调产生电路原理图。
电路主要由两个运算放大器A 3和A 4组成。
图6 音调产生电路单元电路下面分三种情况说明电路的工作原理。
2.5.1 U A =U B =0V此时由于A 和B 两点全为低电平，所以二极管D 3和D 4截止。
因A 4的反相输入端电压为3.5V ，同相端输入电压为电容C 2两端的电压U C2，由于U c2s 是一个随时间按指数规律变化的电压，所以A 4输出电压不确定，但这个电压肯定的是大于或等于0V ，因此二极管D 5也是截止的。
由于D 3，D 4和D 5均处于截止状态，电容C 1没有充电回路，U C1将保持0V 的电压不变，使A 3输出为高电平。
2.5.2 U A =5V ，U B =0V此时二极管D 3导通，电容C 1通过R 6充电，U C1按指数规律逐渐升高，由于A 3同相输入端电压为3.5V ，所以在U C1达到3.5V 之前，A3输出端电压为5V ，C 2通过R 9充电。
从图2-3可以看出C 1的充电时间常数τ1=C 1*R 6，C 2的充电时间常数ι2=C 2(R 9+r O3)，其中r O3为A 3的输出电阻。
假设τ1>τ2，则在C 1和C 2充电时，当U C1达到3.5V 时，U C2已接近稳态时5V 。
因此在U C1升高到3.5V后，V V R R R CC 5.3433≤+A 3同相端电压小于反相端电压，A 3输出电压由5V 跳变为0V ,使C 2通过R 9和r O3放电，U C2由5V 逐渐降低。
当U C2降到小于A 4反相端电压(3.5V)时，A 4输出端电压跳变为0V ，二极管D 5导通，C 1通过D 5和A 4的输出电阻放电。
因为A 4输出电阻很小，所以U C1将迅速降到0V 左右，这导致A 3反相端电压小于同相端电压，A 3的输出电压又跳变为5V ，C 1再一次充电，如此周而复始，就会在A 3输出端形成矩形脉冲信号。
U C1、U C2和U O 的波形如图7所示。
