下载文档原格式
时钟的抖动测量与分析时钟抖动的分类与定义时钟抖动通常分为时间间隔误差（Time Interval Error，简称TIE），周期抖动（Period Jitter）和相邻周期抖动（cycle to cycle jitter）三种抖动。
TIE又称为phase jitter，是信号在电平转换时，其边沿与理想时间位置的偏移量。
理想时间位置可以从待测试时钟中恢复，或来自于其他参考时钟。
Period Jitter是多个周期内对时钟周期的变化进行统计与测量的结果。
Cycle to cycle jitter是时钟相邻周期的周期差值进行统计与测量的结果。
对于每一种时钟抖动进行统计和测量，可以得到其抖动的峰峰值和RMS值（有效值），峰峰值是所有样本中的抖动的最大值减去最小值，而RMS值是所有样本统计后的标准偏差。
如下图1为某100M时钟的TIE、Period Jitter、Cycle to Cycle jitter的峰峰值和RMS值的计算方法。
图1：三种时钟抖动的计算方法时钟抖动的应用范围在三种时钟抖动中，在不同的应用范围需要重点测量与分析某类时钟抖动。
TIE抖动是最常用的抖动指标，在很多芯片的数据手册上通常都规定了时钟TIE抖动的要求。
对于串行收发器的参考时钟，通常测量其TIE抖动。
如下图2所示，在2.5Gbps的串行收发器芯片的发送端，参考时钟为100MHz，锁相环25倍频到2.5GHz后，为Serializer（并行转串行电路）提供时钟。
当参考时钟抖动减小时，TX输出的串行数据的抖动随之减小，因此，需要测量该参考时钟的TIE抖动。
另外，用于射频电路的时钟通常也需测量其TIE抖动（相位抖动）。
在并行总线系统中，通常重点关注period jitter和cycle to cycle jitter。
比如在共同时钟总线（common clock bus）中（如图3所示），完整的数据传输需要两个时钟脉冲，第一个脉冲用于把数据锁存到发送芯片的IO Buffer，第二个脉冲将数据锁存到接收芯片中，在一个时钟周期内让数据从发送端传送到接收端，当发送端到接收端传输延迟（flight time）过大时，数据的建立时间不够，传输延迟过小时，数据的保持时间不够；同理，当这一个时钟的周期值偏大时，保持时间不够；周期值偏小时，建立时间不够。
锁相环时钟的抖动2008年11月22日什么是抖动？如下图所示，抖动是信号和此刻信号理想位置相比短时间的变化。
这种输出信号从理想位置的偏离会给数据传输质量带来负面影响。
在很多情况下，其他的信号偏离，如信号偏差（signal skew），噪声耦合一起组合起来称作抖动。
偏离（用±ps来表示）可能发生在信号的上升沿或者下降沿。
时钟信号可能会由不同的源导致或者耦合而来，并且在不同频率也不一样。
抖动过大会不正确的传输数据流，增加通讯信号的误码率（BER）。
抖动会导致超过时序裕量，让电路不能正确工作。
为了确保系统的可靠性，精确测量抖动很有必要。
1. 抖动源通常的抖动源包括：锁相环的内部电路晶振的随机热噪声其他振荡器晶振振荡的随机机械噪声信号传输器走线和电缆接口接收器除了这些源，端接依赖，串扰，反射，趋肤效应，电源塌陷，地弹和临近设备的电磁串扰也会增加抖动量。
如果存在临近的同步同相，反射和串扰都会被放大。
除了电源和地导致的噪声，电路阻抗的变化是数据通讯电路中大部分抖动的来源。
2. 抖动的组成抖动的2个主要组成部分是随机抖动（random jitter）和确定性抖动（deterministic jitter）1) 随机抖动随机抖动是由于电路内部内在的噪声造成的，典型的是呈现出高斯分布。
随机抖动（RJ）是由于随机源，如衬底和电源。
电源噪声影响信号的上升速率在切换点产生时序问题。
随机抖动是平方的和，呈现钟形曲线。
由于随机噪声没有边界，所以它的特性通过标准偏差来表示2) 确定性抖动确定性抖动依赖于数据样式（data pattern），来源于独立的源。
源通常和设备传输介质有关，但是也有可能由电源噪声，串扰和信号调制有关。
确定性抖动时线性的相加，它通常有特别的源。
确定性抖动没有按高斯随机分布，并且幅度有边界。
确定性抖动（DJ）的特性通过它的边界，峰峰值来表示。
3. 抖动的种类抖动的种类有很多。
周期性抖动，周期间抖动，半周期间抖动将在下文具体描述。
信号完整性分析基础系列之二十四——关于抖动（上）美国力科公司深圳代表处汪进进写在前面的话抖动话题是示波器测量的最高境界，也是最风云变换的一个话题，这是因为抖动是示波器测量的诸多功能中最和“数学”相关的。
玩数学似乎是需要一定境界的。
“力科示波器是怎么测量抖动的?”，“这台示波器抖动测量准不准?”，“时钟抖动和数据抖动测量方法为什么不一样？”，“总体抖动和峰峰值抖动有什么区别? ”，“余辉方法测量抖动不是最方便吗？”，“抖动和眼图，浴盆曲线之间是什么?”，…… 关于抖动的问题层出不穷。
这么多年来，在完成了“关于触发（上）、（下）”和“关于眼图（上）、（下）”，“关于S参数（上）（下）”等三篇拙作后，我一直希望有一篇“关于抖动”的文章问世，但每每下笔又忐忑而止，怕有谬误遗毒。
今天，当我鼓起勇气来写关于抖动的时候，我需要特别说明，这是未定稿，恳请斧正。
抖动和波形余辉的关系有一种比较传统的测量抖动的方法，就是利用余辉来查看信号边沿的变化，然后再用光标测量变化的大小（如图1所示），后来更进了一步，可以利用示波器的“余辉直方图”和相关参数自动测量出余辉的变化范围，这样测量的结果就被称为“抖动”。
这个方法是在示波器还没有“测量统计”功能之前的方法，但在90年代初力科发明了测量统计功能之后，这个方法就逐渐被淘汰了。
图1 传统的抖动测量方法这种传统的方法有下面这些缺点：（1）总会引入触发抖动，因此测量的结果很不准确。
（2）只能测量某种参数的抖动，譬如触发上升沿，测量下降沿的余辉变化，反应了宽度的抖动，触发上升沿，测量相邻的上升沿的余辉变化，反应了周期的抖动。
显然还有很多类型的抖动特别是最重要的TIE抖动无法测量出来。
（3）抖动产生的因果关系的信息也无从得知。
定义抖动的四个维度和抖动相关的名词非常多：时钟抖动，数据抖动; 周期抖动，TIE抖动，相位抖动，cycle-cycle抖动; 峰峰值抖动(pk-pk jitter)，有效值抖动(rms jitter);总体抖动(Tj)，随机抖动(Rj)，固有抖动(Dj);周期性抖动，DCD抖动，ISI抖动，数据相关性抖动; 定时抖动，基于误码率的抖动; 水平线以上的抖动和水平线以下的抖动…… 这些名词反应了定义抖动的不同维度。
采样时钟抖动的原因及其对ADC信噪比的影响与抖动时钟电路设计ADC是现代数字解调器和软件无线电接收机中连接模拟信号处理部分和数字信号处理部分的桥梁，其性能在很大程度上决定了接收机的整体性能。
在A/D转换过程中引入的噪声来源较多，主要包括热噪声、ADC电源的纹波、参考电平的纹波、采样时钟抖动引起的相位噪声以及量化错误引起的噪声等。
除由量化错误引入的噪声不可避免外，可以采取许多措施以减小到达ADC前的噪声功率，如采用噪声性能较好的放大器、合理的电路布局、合理设计采样时钟产生电路、合理设计ADC的供电以及采用退耦电容等。
本文主要讨论采样(a)12位ADC理想信噪比(b)AD9245实测信噪比图1 不同时钟抖动情形下12位ADC的信噪比示意图时钟抖动对ADC信噪比的影响采样时钟的抖动是一个短期的、非积累性变量，表示数字信号的实际定时位置与其理想位置的时间偏差。
时钟源产生的抖动会使ADC的内部电路错误地触发采样时间，结果造成模拟输入信号在幅度上的误采样，从而恶化ADC的信噪比。
在时钟抖动给定时，可以利用下面的公式计算出ADC的最大信噪比：根据公式(2)，图1分别给出了量化位数为12-bit时不同时钟抖动情形下ADC 理想信噪比和实测信噪比示意图。
由图1可以看出时钟的抖动对ADC信噪比性能的恶化影响是十分明显的，相同时种抖动情形下进入到ADC的信号频率越高，其性能恶化就越大，同一输入信号频率情形下，采样时钟抖动越大，则ADC信噪比性能恶化也越大。
对比图1中两个示意图可以看出实测的采样时钟抖动对ADC信噪比性能的影响同理论分析得到的结果是十分吻合的，这也证明了理论分析的正确性。
因此，在实际应用时不能完全依据理想的信噪比公式来选择A/D 转换芯片，而应该参考芯片制造商给出的实测性能曲线和所设计的采样时钟的抖动性能来合理选择适合设计需要的A/D转换芯片，并留出一定的设计裕量。
图2 一个实用的低抖动时钟产生电路两种实用的低抖动采样时钟产生电路时钟抖动的产生机制直接测量时钟抖动是比较困难的，一般采用间接测量的方法，为此本节首先给出时钟抖动的产生机制。
抖动测量三种有效方法只要测试数据通信IC或测试电信网络，就需要测试抖动。
抖动是应该呈现的数字信号沿与实际存在沿之间的差。
时钟抖动可导致电和光数据流中的偏差位，引起误码。
测量时钟抖动和数据信号就可揭示误码源。
测量和分析抖动可借助三种仪器：误码率(BER)测试仪，抖动分析仪和示波器(数字示波器和取样示波器)。
选用哪种仪器取决于应用，即电或光、数据通信以及位率。
因为抖动是误码的主要原因，所以，首先需要测量的是BER。
若网络、网络元件、子系统或IC的BER超过可接受的限制，则必须找到误差源。
大多数工程技术人员希望用仪器组合来跟踪抖动问题，先用BER测试仪、然后用抖动分析仪或示波器来隔离误差源。
BER测试仪制造商需要测量其产品的BER，以保证产品符合电信标准。
当需要表征数据通信元件和系统时，BER测试对于测试高速串行数据通信设备也是主要的。
BER测试仪发送一个称之为伪随机位序列(PRBS)的预定义数据流到被测系统或器件。
然后，取样接收数据流中的每一位，并对照所希望的PRBS图形检查输入位。
因此，BER 测试仪可以进行严格的BER测量，有些是抖动分析仪或示波器不可能做到的。
尽管BER测试仪可进行精确的BER测量，但是，对于10-12BER(每1012位为1位误差)精度的网络或器件测试需数小时。
为了把测试时间从数小时缩短为几分钟，BER测试仪采用“BERT scan”技术，此技术用统计技术来预测BER。
可以编程BER测试仪在位时间(称之为“单位间隔”或“UI”)的任何点取样输入位。
“澡盆”曲线表示BER是取样位置的函数。
若BER测试仪检测位周期(0.5UI)中心的位，则抖动引起位误差的概率是小的。
若BER测试仪检测位于靠近眼相交点上的位，则将增大获得抖动引起位误差的似然性。
抖动分析仪BER测试仪不能提供有关抖动持性或抖动源的足够信息。
抖动分析仪(往往称之为定时时间分析仪或信号完整性分析仪)可以测量任何时钟信号的抖动，并提供故障诊断抖动的信息。
12gsdi 抖动测试标准
关于12G-SDI抖动测试标准，这是一个涉及到视频信号传输的技术标准。
12G-SDI是一种视频传输接口标准，它支持高达12Gbps 的数据传输速率，通常用于4K和超高清视频的传输。
抖动测试是为了确保在12G-SDI接口传输过程中信号的稳定性和可靠性。
在进行12G-SDI抖动测试时，通常会考虑以下几个方面：
1. 时钟抖动测试，时钟抖动是指时钟信号的波动或不稳定性，会影响到数据的传输和接收。
时钟抖动测试旨在评估时钟信号的稳定性，通常会使用特定的仪器和测试方法来进行测量和分析。
2. 数据抖动测试，数据抖动是指数据信号在传输过程中由于各种因素导致的波动或失真。
数据抖动测试旨在评估数据信号的传输质量，包括数据的完整性和准确性。
3. 眼图测试，眼图测试是一种常见的测试方法，用于评估数字信号的质量。
通过观察眼图可以了解信号的稳定性和传输质量，从而判断信号是否符合规定的标准。
此外，抖动测试还可能涉及到信号的频率响应、串扰和噪声等方面的测试，以全面评估12G-SDI接口的性能。
总的来说，12G-SDI抖动测试标准旨在确保视频信号在传输过程中的稳定性和可靠性，以满足高清视频传输的要求。
通过严格的测试和评估，可以保证12G-SDI接口在实际应用中能够达到预期的传输效果，从而提供优质的视频传输体验。
相位噪声和抖动的概念及其估算方法相位噪声是指信号相位的随机变化，包括相位偏移和频率变化。
它可以由信号在频率上扩展的能量来描述。
相位噪声对于许多系统来说是非常严重的问题，因为它会导致信号失真，限制系统的精度和性能。
相位噪声可以通过将信号与参考信号进行比较来测量，通常使用频谱分析法来估算。
抖动是指信号周期性的时移变化，通常是由于时钟信号的不稳定性引起的。
抖动可以看作是相位噪声的一种特殊形式，但它更关注短期和周期性的时间偏移。
抖动可以通过测量信号上相邻周期的时间差来估算。
1.频谱分析法：这是最常用的相位噪声估算方法。
通过将信号与参考信号进行频谱分析，可以得到相位噪声的频谱密度。
频谱密度描述了信号在不同频率上的相位随机变化程度，从而提供了相位噪声的估计。
2.相位瞬时法：相位瞬时法通过观察信号上相邻采样点之间的相位差异来估算相位噪声。
它可以通过计算信号的瞬时相位和瞬时频率来获得。
3.时隙法：时隙法是一种抖动估算方法，通过测量信号在不同时钟周期上的时间差异来估计抖动。
它可以使用高精度的时钟信号对待测信号进行采样，然后利用时隙间的时间差来计算抖动。
4.皮亚诺法：皮亚诺法是一种抖动估算方法，通过测量信号在一段时间内的累积相位偏移来估计抖动。
它利用计时器和参考时钟来测量信号的周期和时钟周期之间的偏移，从而计算抖动。
以上方法只是相位噪声和抖动的估算方法中的一部分，根据不同的应用和实际需求，还可以使用其他方法来进行估算。
在实际应用中，为了获得准确的估算结果，通常需要考虑到噪声的频率范围、采样率和信号特性等因素，选择合适的估算方法和参数。
相位噪声和抖动的估算是一个相对复杂的问题，在实际应用中需要结合具体情况进行综合考虑和分析。
时间抖动(jitter)的概念及其分析方法随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。
在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。
不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。
有资料表明在3G Hz以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。
在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。
本文向数字设计师们介绍了抖动的基本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。
本文介绍了时间抖动（jitter）的概念及其分析方法。
在数字通信系统，特别是同步系统中，随着系统时钟频率的不断提高，时间抖动成为影响通信质量的关键因素。
关键字：时间抖动、jitter、相位噪声、测量时间抖动的概念在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500n s有一个跳变沿。
但不幸的是，这种信号并不存在。
如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。
这种不确定就是抖动。
抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。
在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖动（jitter）。
图1 时间抖动示意图1．时间抖动的分类抖动有两种主要类型：确定性抖动和随机性抖动。
确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。
随机抖动是指由较难预测的因素导致的时序变化。
例如，能够影响半导体晶体材料迁移率的温度因素，就可能造成载子流的随机变化。
应用笔记3359时钟抖动(CLK)和相位噪声之间的转换摘要：这是一篇关于时钟(CLK)信号质量的应用笔记，介绍如何测量抖动和相位噪声，包括周期抖动、逐周期抖动和累加抖动。
本文还描述了周期抖动和相位噪声谱之间的关系，并介绍如何将相位噪声谱转换成周期抖动。
几乎所有集成电路和电气系统都需要时钟(CLK)。
在当今世界中，人们以更快的速度处理和传送数字信息，而模拟信号和数字信号之间的转换速率也越来越快，分辨率越来越高。
这些都要求工程师更多地关注时钟信号的质量。
时钟信号的质量通常用抖动和相位噪声来描述。
抖动包括周期抖动，逐周期抖动和累计抖动，最常用的是周期抖动。
时钟的相位噪声用来说明时钟信号的频谱特性。
本文首先简单介绍用来测量时钟抖动和相位噪声的装置。
然后介绍周期抖动和相位噪声之间的关系，最后介绍将相位噪声谱转换成周期抖动的简单公式。
周期抖动和相位噪声：定义和测量周期抖动周期抖动(J PER)是实测周期和理想周期之间的时间差。
由于具有随机分布的特点，可以用峰-峰值或均方根值(RMS)描述。
我们首先定义门限为V TH的时钟上升沿位于时域的T PER(n)，其中n是一个时域系数，如图1所示。
我们将JPER表示为手册：其中T0是理想时钟周期。
由于时钟频率固定，随机抖动J PER的均值应该为零，J PER的RMS可以表示为：式中的<•>是所要求的运算符。
从图1时钟波形可以看出J PER和T PER之间的关系。
图1. 周期抖动测量相位噪声测量为了理解相位噪声谱L(f)的定义，我们首先定义时钟信号的功率谱密度S C(f)。
将时钟信号接频谱分析仪，即可测得S C(f)。
相位噪声谱L(f)定义为频率f处的S C(f)值与时钟频率f C处的S C(f)值之差，以dB表示。
图2说明了L(f)的定义。
图2. 相位噪声谱的定义相位噪声谱L(f)的数学定义为：注意L(f)代表的是f C和f处谱值的比，L(f)将在下文介绍。
译自： SiT-AN10007 Rev 1.2 January 2014Clock Jitter Definitions and Measurement Methods时钟抖动的定义与测量方式[译]懒兔子1 简介抖动是实际信号的一组边沿与理想信号之间的偏差（兔子：说白了，抖动就是实际情况和理想情况不一样，差别越大抖动越大）。
时钟信号的抖动通常由系统中的噪声或其他干扰因素引起。
影响因素包括热噪声、电源变化（波动）、负载的状况（负载也可以反过来影响时钟信号）、设备噪声和临近电路耦合进来的干扰。
2 抖动的分类抖动可以通过许多方式测量（不同方式测量到的抖动被分别加以定义），以下是主要的抖动分类：1. 周期抖动（Period Jitter）2. 相邻周期间的抖动（Cycle to Cycle Period Jitter）3. 长时间抖动（Long Term Jitter）4. 相位抖动（Phase Jitter）5. 单位时间间隔抖动（TIE，Time Interval Error）2.1 周期抖动周期抖动是时钟信号的实际周期长度与理想周期长度之间的偏差，测量样本为数目不定（随机）的一组周期。
如果给定一定数目的单个时钟周期，我们就可以通过测量每个周期的长度并计算平均的周期长度，以及这些时钟周期的标准差和峰峰值（peak-to-peak value）。
这里所说的标准差和峰峰值也分别被称为RMS抖动和Pk-Pk周期抖动。
许多文献将周期抖动直接定义为被测时钟周期与理想周期之间的误差。
但是真实情况下很难对理想周期进行量化。
如果我们用示波器观察一个标称100MHz的晶振，测得的平均时钟周期却可能是9.998ns，而不是理想的10ns。
所以退而求其次，通常将平均周期作为理想周期看待（兔子：因为实际周期都是在理想值周围按照一定规律分布的，如果测量时间足够长，得到的平均值就可以非常接近理想值）。
2.1.1 周期抖动的应用周期抖动对于计算数字系统的时序裕量十分有用。
假设在一个基于微处理器的系统中（上升沿采样），处理器要求1ns的数据建立时间（即数据需要在时钟上升沿1ns前保持稳定有效）。
当时钟的某个周期抖动为-1.5ns时，上升沿会出现在数据有效之前，如此处理器将会采集到错误的数据。
如图1所示：图1 时钟抖动造成的数据建立错误类似的，如果另一个处理器需要2ns的数据保持时间，但是时钟某一个周期的抖动是+1.5ns，那么实际有效的数据保持时间只有0.5ns，处理器也会采到错误的数据。
如图2：图2 时钟抖动造成的数据保持错误2.1.2 由RMS抖动计算Pk-Pk抖动由于时钟的周期抖动是随机的，并遵循高斯分布。
因此周期抖动完全可以用统计学中的均方根（RMS ，Root Mean Square，别说不会算）来表示，单位为皮秒（ps）。
但是呢，峰峰值却和计算建立保持时间裕量有更大的联系（峰峰值表示了最大误差，超过建立保持时间要求，数据采样就有可能出错）。
要将10000个时钟周期的RMS抖动换算成Pk-Pk抖动，可遵循以下等式：Pk-Pk周期抖动=7.44 x RMS抖动*等式1例如：若RMS抖动为3ps，则Pk-Pk周期抖动为7.44 x 3 = ±11.16ps。
等式1其实是由高斯概率密度函数表（PDF ，Gaussian Probability Density Function）推导出来的。
比如当样本个数为100时，从统计学的平均情况来讲，其中 99个会落在有效值周围的±2.327σ范围内，只有1个会落在该范围之外。
根据JEDEC标准的要求，某司测量RMS周期抖动时设定的样本数为10000。
样本数σ10±1.282100±2.3271,000±3.09010,000±3.719100,000±4.2651,000,000 ±4.75410,000,000±5.200100,000,000±5.6121,000,000,000±5.99810,000,000,000 ±6.362100,000,000,000 ±6.7061,000,000,000,000 ±7.035表1 高斯概率密度函数表（PDF）2.1.3 周期抖动测量方式JEDEC Standard 65B中将周期抖动定义为某一随机数量的时钟周期与理想周期之间的偏差（由定义了一次，生怕大家忘了）。
JEDEC标准进一步地指定了测周期抖动需要测量10000个信号周期（多一个少一个应该也无所谓吧）。
某司推荐的测试步骤如下：1. 测量一个时钟周期（一个上升沿到下一个上升沿之间）的长度，即一个样本2. 等待随机个时钟周期3. 重复1、2两步10000次4. 通过测到的10000个样本，计算平均值，标准差(σ)，和峰峰值5. 重复1-4步骤25次，通过这25组结果，计算平均峰峰值10000个随机样本计算出的标准差（σ），即均方根（RMS，也有人认为均方根和标准差并非等同）已经很精确了，RMS的误差可以通过如下等式计算：*等式2等式中的σn为样本的RMS，N为样本数。
例如：样本数为10000，RMS误差为0.0071 σn。
这种误差是随机的，并且遵从高斯分布，通常用±3 x RMS误差来计算最大测量误差。
又例如：如果从10000个样本中计算出RMS为10ps，则RMS误差为0.071ps，所有RMS值都会落在10 ± 0.213ps（RMS ± 3 x RMS误差）的范围内。
在实际应用中，若只有10000样本，RMS误差可以忽略不计。
Q：为什么要用均方根来计算峰峰值？A：一定数量的随机样本就能够精确计算出均方根，但是想要测量实际的峰峰值却非常困难。
由于周期抖动的随机性，样本数量越大则越有可能测量到落在高斯分布曲线远端的样本，换言之峰峰值随采样数量增加发散，而非收敛。
Q：为什么需要步骤5（重复25次）？A：每测量10000个样本，就可以算出一个标准差（均方根）和峰峰值。
而随机地重复该步骤25次，我们就可以计算很高精度的的平均峰峰值。
这增加了峰峰值测量的一致性和可重复性。
（兔子：就是说每次直接测250000个数据计算出的峰峰值一致性不好，这样分开测就好啦？有待验证……）图3为某125MHz晶振的周期抖动直方图，同时显示了10000个样本中测得的RMS和Pk-Pk抖动。
图3 10000个样本的周期抖动直方图2.2 相邻周期抖动JEDEC 65B标准将相邻周期抖动（C2C，Cycle to cycle）定义为信号相邻周期之间的时间长度变化，前提也是测量不定数量（随机）的相邻周期长度差，综合后得到的结果。
JEDEC标准也进一步指定了每个样本集的样本数应该大于或等于1000（就是采集1000对相邻周期）。
需要注意的是C2C抖动只关注两个连续周期之间的周期长度变化，并不参考任何理想时钟。
C2C抖动一般用峰值表示，有时候也用均方根表示，单位是ps。
该参数定义了一个时钟信号的任意两个连续周期间长度变化的最大值（以上升沿为标准）。
此类抖动常被用于体现带有扩频（SSC，spread spectrum clock）特性时钟的稳定性，原因是周期抖动对扩频（频率值会发生变化）很敏感，C2C抖动则不然。
2.2.1 相邻周期抖动测量方式1. 测量某时钟的两个相邻周期的长度：T1和T22. 计算T1-T2，取绝对值3. 等待随机个时钟周期4. 重复1-3步骤1000次5. 计算标这1000个样本的准差（σ）和峰值，峰值为|T1-T2|的最大值6. 重复1-5步骤25次，计算25个峰值的平均值与周期抖动的峰峰值类似，C2C抖动的峰值也是随样本数发散的。
第6步用于获取平均峰值（以增加测试结果的一致性和可重复性）。
图4为某时钟C2C抖动的直方图，这里抖动峰值为25.66ps（正负峰值21.22ps和-25.66ps中取最大值）。
图4 C2C抖动直方图2.3 长期抖动长期都懂用于测量一组连续时钟周期中实际时钟与理想四种的差异。
实际需要测量多少个周期由应用场合决定。
长期抖动与周期抖动、相邻周期抖动不同，它表示一段长时间、连续的时钟信号流中存在的抖动累积效应，因此长期抖动也被称为累计抖动。
长期抖动的典型应用为图片及视频显示、远程遥感勘测及测距仪。
某司推荐的测量长期抖动方法如下（以10000个时钟周期为例）：1. 测量10000个周期的总时间长度，如图5所示2. 等待随机个时钟周期3. 重复1-2步骤1000次4. 计算这1000个样本的有效值、标准差和峰峰值5重复1-4步骤25次，取25次峰峰值的平均值图5 测量10000个时钟周期的总时长同理，我们需要通过步骤5来克服峰峰值的无边界分布特性。
2.4 相位抖动相位噪声通常被描述为在不同频率下的一组噪声值（如-60 dBc/Hz @ 20KHz 和 -95dBc/Hz @ 10MHz），或者表示为一段连续频率范围内的噪声图。
相位抖动则是一段特定频谱中相位噪声综合的结果，其单位是秒。
对于方波而言，其主要能量集中在载波频率上，但一些能量仍会在载波频率两侧的一定频率范围内“泄露”（leaked-out）出去。
相位抖动就是与载波频率fc相关的两个指定频率之间的相位噪声能量总和。
图6是一个未经滤波的相噪图，阴影区域即表示f1至f2频率之间的相位抖动。
图6 相噪图频率f1与f2之间的RMS相位抖动可以用等式3表示：*等式3其中表示fc一侧f1-f2之间的噪声功率。
在通信领域中，通信接口的发送端 PLL和接收端 PLL存在带通滤波效，因此在实际情况下我们需要根据滤波器的特性计算滤波后的RMS相位抖动。
以下为常见通信接口对应带通滤波器的带宽（拐点频率），这些带宽是综合了发送和接收端PLL特性得到的结果：1. 光纤接口： 637 KHz ~ 10 MHz2. 10GE XAUI接口：1.875 MHz ~ 20 MHz3. SATA/SAS接口： 900 KHz ~ 7.5 MHz假设滤波器函数为H(f)，则滤波后的RMS相位抖动可以用等式4计算：*等式43 单位时间间隔误差单位时间间隔误差（TIE，Time Interval Error）是指在拥有参考点（兔子：用于参考的时钟边沿，在该点实际时钟与理想时钟边沿对齐）的情况下，信号的某个实际边沿与理想边沿间的时间差。
事实上，TIE是相位噪声在离散时间域上的表现，单位为秒或皮秒。
图7形象地描述了TIE的基本概念。
理想信号通常是由软件对被测信号的周期进行平均估计得到的。
图7 测量单个信号边沿的TIE3.1 绘制时域TIE图图8的最上面一行是一组时钟的的波形，红色表示周期为1000ps的理想时钟，黑色表示带有抖动的实际时钟。
