当前位置：文档之家 › DSP原理与应用技术[王忠勇]第二章1_CPU内部结构

DSP原理与应用技术[王忠勇]第二章1_CPU内部结构

  • 格式：ppt
  • 大小：1.08 MB
  • 文档页数：24

下载文档原格式

  / 24

合集下载

DSP原理及应用第二章

DSP原理及应用第二章

05
数字信号处理器（DSP）芯片
DSP芯片概述
数字信号处理器是一种专用的微 处理器，用于对数字信号进行高
速实时处理。
它广泛应用于通信、雷达、声呐、 语音处理、图像处理、控制系统
等领域。
DSP芯片具有高度的可编程性， 可以根据需要进行软件编程，实
现各种数字信号处理算法。
TI公司的DSP芯片系列
TI公司是全球最大的DSP芯片供 应商之一，其产品线包括
硬件测试与验证
对实现的硬件进行测试和验证，确保其性能和功能符合设计要求。
实时信号处理系统的软件实现
软件算法选择
根据实时信号处理的需求，选择合适的软件算法和编程语言。
软件优化
对软件算法进行优化，以提高处理速度和降低资源占用，满足实 时性要求。
软件测试与验证
对实现的软件进行测试和验证，确保其性能和功能符合设计要求。
03
可重构计算
04
可重构计算技术可以根据不同的 应用需求动态地改变硬件结构， 提高计算效率和灵活性。未来数 字信号处理系统需要更多地利用 可重构计算技术，以适应不断变 化的应用需求。
人工智能与机器学 习
人工智能和机器学习技术在数字 信号处理领域的应用越来越广泛 。未来需要进一步研究如何将人 工智能和机器学习技术与数字信 号处理技术相结合，以实现更智 能、更高效的信号处理。
C2000、C6000和TMS320系 列等。
C2000系列适用于低成本、低 功耗的嵌入式应用，如电机控
制和语音处理。
C6000系列适用于高性能的数 字信号处理应用，如雷达和图 像处理。
TMS320系列是TI公司最早的 DSP芯片系列，广泛应用于音 频和语音处理领域。
其他公司的DSP芯片系列

DSP原理及应用第二章DSP的硬件结构总结(精)

DSP原理及应用第二章DSP的硬件结构总结(精)

第2章DSP的硬件结构DSP的硬件结构：DSP与标准微处理器有许多共同的地方，都是由CPU、存储器、总线、外设、接口、时钟组成。

从广义上讲，可以说DSP是一种CPU。

但DSP和一般的CPU 又有不同， DSP有自己的一些独特的特点，比如采用哈佛结构、流水线操作、独立的硬件乘法器、独立的DMA总线和控制器等。

Von Neuman结构与Harvard结构：Harvard结构：程序与数据存储空间分开，各有独立的地址总线和数据总线，取指和读数可以同时进行，从而提高速度，目前的水平已达到90亿次浮点运算/秒（9000MFLOPS）。

MIPS--Million Instruction Per SecondMFLOPS--Million Floating Operation Per Second流水操作（pipeline）：独立的硬件乘法器：在卷积、数字滤波、FFT、相关、矩阵运算等算法中，都有A(kB(n-k一类的运算，大量重复乘法和累加。

通用计算机的乘法用软件实现，用若干个机器周期。

DSP有硬件乘法器，用MAC指令（取数、乘法、累加）在单周期内完成。

独立的DMA总线和控制器：有一组或多组独立的DMA总线，与CPU的程序、数据总线并行工作，数据的传递和处理可以独立进行，DMA内部总线与系统总线完全分开，避开了总线使用上的瓶颈。

在不影响CPU工作的条件下，DMA速度已达800Mbyte/s。

CPU:通用微处理器的CPU由ALU和CU组成，其算术运算和逻辑运算通过软件来实现，如加法需要10个机器周期，乘法是一系列的移位和加法，需要数十个机器周期。

DSP的CPU设置硬件乘法器，可以在单周期内完成乘法和累加.移位:通用微处理器的移位，每调用一次移位指令移动1-bitDSP可以在一个机器周期内左移或右移多个bit，可以用来对数字定标，使之放大或缩小，以保证精度和防止溢出；还可以用来作定点数和浮点数之间的转换.溢出:通用CPU中，溢出发生后，设置溢出标志，不带符号位时回绕，带符号位时反相，带来很大的误差DSP把移位输出的最高位（MSB）存放在一个位检测状态寄存器中，检测到MSB=1时，就通知下一次会发生溢出，可以采取措施防止.数据地址发生器（DAG）:在通用CPU中，数据地址的产生和数据的处理都由ALU来完成在DSP中，设置了专门的数据地址发生器（实际上是专门的ALU），来产生所需要的数据地址，节省公共ALU的时间.外设（peripherals）:时钟发生器（振荡器与PLL）定时器（Timer）软件可编程等待状态发生器通用I/O同步串口（SSP）与异步串口（ASP）JTAG扫描逻辑电路（IEEE 1149.1标准便于对DSP作片上的在线仿真和多DSP条件下的调试’C54x的内部结构:中央处理器CPU 、内部总线控制、特殊功能寄存器、数据存储器RAM 、程序存储器ROM、I/O功能扩展接口、串行口、、主机通信接口HPI、定时系统、中断系统。

DSP原理及应用第2章ppt课件

DSP原理及应用第2章ppt课件
累加器32位
输出移位器
16位到数据总线
移位方法：
左移，移位时高位丢失，低位补0
例：
3 C F 0 F A0 3
累加器： 0011 1100 1111 0000 1111 1010 0000 0101 左移6位：0011 1100 0011 1110 1000 0001 0100 0000
用SACH指令
2．状态寄存器ST1
D15~D13
ARB
RW-x
D12
CNF
RW-0
D11
TC
RW-x
D7
D6
D5
D4
11 1
XF
RW_x
D10
SXM
RW-1
D3
1
D9
D8
C
1
RW-1
D2 D1 D0
1 PM
RW_0
ARB：辅助寄存器指针缓存器。
除LST #0，xx 指令外，每当 加载 辅助寄存器指针（ARP）时， ARP原来的值就拷贝到ARB。
Reserved CLKSRC
R-0
RW-0
D13~D12
D11~D9
D8
LPM
CLKPS Reserved
RW-0
RW-1
R-0
D7
D6
D5
D4
D3
D2
D1
D0
ADC SCI
SPI
CAN EVB
CLKEN CLKEN CLKEN CLKEN CLKE N
EVA Reserved ILLADR CLKEN
a．溢出方向为正（正向溢出），累加器被最大正数 （7FFF FFFFh）填充。
b．溢出方向为负（负向溢出），累加器被最大负数 （8000 0000h）填充。

DSP原理与应用-课件

DSP原理与应用-课件
多处理器结构
本书的 封面
走信息路 读北邮书
1.2.2 与CPU、MCU、FPGA/CPLD的比较
与CPU、MCU、FPGA/CPLD的比较
尽管微处理器集成度很高，但仍需要较多的外围电路， 使得其性价比、体积、功耗都都比DSP大的多。 但单片机的控制接口种类比DSP多，适用于以控制为主 的模数混合设计，同时在成本上单片机的价格也低的 多。
（4）图形/图像处理：如三维图像变换、模式识别、
图像增强、动画、电子地图等。
（5）自动控制：如机器人控制、自动驾驶、发动机控
制、磁盘控制等。
本书的
封面
走信息路 读北邮书
2.1 TMS320C54x的硬件结构特性
2.1.1 TMS320C54X的硬件结构 2.1.2 TMS320C54X的主要特性
走信息路 读北邮书
1.2.1 DSP芯片的特点 1.2.2 与CPU、MCU、FPGA/CPLD的比较 1.2.3 DSP产品简介
走信息路 读北邮书
本书的 封面
1.1
数字信号处理概述
数字信号处理概述
DSP可以代表数字信号处理技术（Digital Signal Processing），也 可以代表数字信号处理器（Digital Signal Processor
走信息路 读北邮书
本书的 封面
2.1.2 TMS320C54x的主要特性
1
CPU
2
存储器
3 片内外设
4 指令系统
走信息路 读北邮书
本书的 封面
2.1.2
CPU
CPU
（1） 先进的多总线结构(1条程序总线、3条数据总线和4
条地址总线)。
（2） 40位算术逻辑运算单元(ALU)。包括1个40位桶形移

[DSP讲义]第二章 CPU结构与存储器配置

[DSP讲义]第二章 CPU结构与存储器配置

§第二章 CPU结构与存储器配置◆TI公司DSP产品介绍✧TI公司自从1982年生产出第一代TMS32010、TMS32011、TMS320C10/C14/C15/C16/C17 ✧第二代：TMS32020、TMS320C25/C26//C28✧第三代：TMS320C30/C31/C32✧第四代：TMS320C40/C44✧第五代：TMS320C5x/C54x✧第二代芯片的改进型TMS320C2xx，集多个DSP芯片于一体的高性能DSP芯片TMS320C8x ✧目前最快的第六代TMS320C62x/C67x✧归纳为三大系列：TMS320C2000系列，TMS320C5000以及TMS3206000系列。

S320LF2407/2407A是当今世界上集成度最高、性能最强的运动控制DSP芯片TMS320LF2407A DSP属于TI公司TMS320C2000系列定点DSP中的C24xx产品系列2.1 TMS320LF2407A DSP结构◆TMS320LF2407A的主要特点：供电电压为3.3v，减小了控制器的功耗采用TMS320C2xx DSP CPU内核，保证了与TMS320C24x系列DSP的代码兼容性 片内有32K字的Flash程序存储器2.5K字的数据/程序RAM544字节的双存取RAM(DARAM)和2k字节的单存取RAM(SARAM)◆事件管理器模块EVA和EVB两个16位通用定时器三个捕获单元八个16位的脉宽调制(PWM)通道(1)三相反相器控制器；PWM的对称和非对称波(2)当外部引脚PDPINTx出现低电平时快速关闭PWM通道(3)可编程的PWM死区控制以防止上下桥臀同时输出触发脉冲片内光电编码器接口电路16通道A/D转换可扩展的外部存储器(LF2407)总共192K字64K字程序存储器64K字数据存储器64K字I/O寻址空间看门狗定时器模块(WDT)10位A/D转换器最小转换时间为500 ns，可选择由两个事件管理器来触发的两个8通道输入A/D转换器或一个l 6通道输入的A/D转换器串行通信接口(SCI)和16位的串行外设接口模块(SPI）41个可单独编程或复用的通用输入/输出引脚(GPIO)5个外部中断基于锁相环的时钟发生器CAN总线控制模块具有JTAG边界扫描接口电源管理模块。

DSP技术及应用 第2章

DSP技术及应用 第2章

2. (1) 具有192K字的可寻址空间： 64K字的程序空间， 64K 字的数据空间和64K字的I/O空间， 有的芯片内还具有多达 256K~8M (2) 片内存储器的结构和容量可根据芯片的型号有所不同。
3. (1) (2) (3) 片内的锁相环(PLL)时钟发生器， 可采用内部振荡器
(4) 外部总线关断控制电路可用来断开外部数据总线、 地 址总线和控制信号。
C54x的硬件结构基本上可分为三大块, (1) CPU部分包括算术逻辑单元、 累加器、 乘法器/加法 器、 桶形移位寄存器、 指数编码器、比较选择存储单元及各 种专门用途的寄存器、 地址生成器、 内部总线等。
(2) 存储器部分包括片内程序ROM、 片内单访问数据 RAM(SARAM)、 片内双访问数据RAM(DARAM)及外接存储
在C54x DSP中， 根据存储内容的需要， 可将片内ROM 和RAM存储器安排(也称映射)到程序存储器空间或数据存储器 空间。 一般将ROM映射到程序存储器空间， 也可以将其某段 存储器映射到数据存储器空间。
C54x有一个处理器模式寄存器(Processor Mode Status Register， PMST)， 如图2.2所示， 其中有3个状态位(MP/MC 位、 OVLY位和DROM位)可以很方便地“使能”或“禁止” 片内存储器在程序和数据空间之间的映射。
(3) 可控制禁止CLKOUT信号。
8. 具有符合IEEE 1149.1标准的片内仿真接口， 可与主机连 接， 用于系统芯片的开发与应用。
2.2 总 线 结
C54x片内有8条16位总线： 1条程序总线、 3条数据总线 和4条地址总线, 这些总线的功能如下：
(1) 1条程序总线(PB)传送取自程序存储器的指令代码和立 即操作数。

DSP原理及应用第二章DSP的硬件结构总结(精).doc

DSP原理及应用第二章DSP的硬件结构总结(精)【例2.4.1】累加器A=FF01234567H，执行带移位的STH 和STL指令后，求暂存器T和A的内容。

2.4.3桶形移位寄存器:TMS320C54x的40位桶形移位寄存器主要用于累加器或数据区操作数的定标。

它能将输入数据进行0~31位的左移和0~16位的右移。

所移动的位数可由ST1中的ASM或被指定的暂存器T决定。

1.组成框图①多路选择器MUX:用来选择输入数据。

②符号控制SC:用于对输入数据进行符号位扩展。

③移位寄存器:用来对输入的数据进行定标和移位④写选择电路:用来选择最高有效字和最低有效字。

2．桶形移位寄存器的输入通过多路选择器MUX来选择输入信号。

①取自DB数据总线的16位输入数据；②取自DB和CB扩展数据总线的32位输入数据；③来自累加器A或B的40位输入数据。

3．桶形移位寄存器的输出①输出至ALU的一个输入端；②经写MSW/LSW选择电路输出至EB总线。

4．桶形移位寄存器的功能主要用于格式化操作，为输入的数据定标。

①在进行ALU运算之前，对输入数据进行数据定标；②对累加器进行算术或逻辑移位；③对累加器进行归一化处理；④在累加器的内容存入数据存储器之前，对存储数据进行定标。

2.4.5比较、选择和存储单元CSSUCSSU单元主要完成累加器的高阶位与低阶位之间最大值的比较，即选择累加器中较大的字，并存储在数据存储器中。

工作过程：①比较电路COMP将累加器A或B的高阶位与低阶位进行比较；②比较结果分别送入TRN和TC中，记录比较结果以便程序调试；③比较结果输出至写选择电路，选择较大的数据；④将选择的数据通过总线EB存入指定的存储单元。

例如，CMPS指令可以对累加器的高阶位和低阶位进行比较，并选择较大的数存放在指令所指定的存储单元中。

指令格式：CMPSA，*AR1功能：对累加器A的高16位字（AH）和低16位字（AL）进行比较，若AH>AL，则AH→*AR1，TRN左移1位，0→TRN(0，0→TC；若AH，则AL→*AR1，TRN 左移1位，1→TRN(0，1→TC。

dsp技术原理及应用

⑺运算精度高
DSP的字长有16位、24位、32位。为防止运算过程中溢出，累加 器 达 到 40 位 。 此 外 ， 一 批 浮 点 DSP ， 例 如 TMS320C3x 、 TMS320C4x、 TMS320C67x、 TMS320F283x、 ADSP21020等， 则提供了更大的动态范围。
DSP主要特点续
⑷图形/图像：二位/三维图形处理、图像压缩与传输、图像增强、 动画、机器人视觉等。
⑸军事：保密通信、雷达处理、声纳处理、导航、导弹制导等。
⑹仪器仪表：频谱分析、函数发生、锁相环、地震处理等。
⑺自动控制：引擎控制、声控、自动驾驶、机器人控制、磁盘控制 等。
⑻医疗：助听、超声设备、诊断工具、病人监护等。
⑼家用电器：高保真音响、音乐合成、音调控制、玩具与游戏、数 字电话/电视等。
DSP/多核处理器主要的生产厂家
• TI (德仪)：/ • ADI: / • Agere: / • Freescale: / • ST(意法半导体) : • Lucent(朗讯)：/ • Analog Device(模拟器件)： • Motorola:/ • Samsung：/ • Microchip: / • Intel: / • AMD: /
平滑滤波
Y(t)
抗混叠滤波器将输入信号X(t)中比主要频率高的信号分量滤除， 避免产生信号频谱的混叠现象。
A/D——将输入的模拟信号转换为DSP芯片可接收的数字信号。
DSP芯片——对A/D输出的信号进行某种形式的数字处理。
D/A——经过DSP芯片处理的数字样值经D/A转换为模拟量，然 后进行平滑滤波得到连续的模拟信号。
⑻硬件配置强
新一代DSP的接口功能愈来愈强，片内具有定时器、串行口、主机 接口(HPI)、DMA控制器、软件控制的等待状态产生器、锁相环时 钟产生器、A/D转换以及实现在片仿真符合IEEE 1149.1标准的测试 仿真接口，使系统设计更易于完成。另外，许多DSP芯片都可以工 作在省电方式，大大降低了系统功耗。

DSP原理及应用 第二章

第 14 页 2011-3-31 22:22
X
2.2 TMS320C54x的总线结构 的总线结构 2．数据总线CB 、DB和EB 数据总线CB DB和 3条数据总线分别与不同功能的内部单元相连接。 条数据总线分别与不同功能的内部单元相连接。 如 ： CPU 、 程序地址 产生逻辑 PAGEN、 数据地址 CPU、 程序地址产生逻辑 产生逻辑PAGEN 、 产生逻辑 DAGEN、片内外设和数据存储器等。 DAGEN、片内外设和数据存储器等。 CB和DB用来传送从数据存储器读出的数据； CB和DB用来传送从数据存储器读出的数据 用来传送从数据存储器读出的数据； EB用来传送写入存储器的数据。 EB用来传送写入存储器的数据 用来传送写入存储器的数据。 3．地址总线PAB、CAB、DAB和EAB 地址总线PAB、CAB、DAB和 用来提供执行指令所需的地址。 用来提供执行指令所需的地址。
2011-3-31 22:22
第2页
X
2.1 TMS320C54x的特点和硬件组成框图 TMS320C54x的特点和硬件组成框图
TMS320 54x 简称C54x TMS320C54x（简称C54x）是TI公司为实现 320C TI公司为实现 低功耗、高速实时信号处理而专门设计的 位定点 低功耗、高速实时信号处理而专门设计的16位定点 而专门设计的16 数字信号处理器，采用改进的哈佛结构，具有高度 数字信号处理器，采用改进的哈佛结构 具有高度 哈佛结构， 的操作灵活性和运行速度， 的操作灵活性和运行速度，适应于远程通信等实时 嵌入式应用的需要，现已广泛地应用于无线电通信 嵌入式应用的需要， 系统中。 系统中。
第 13 页
2011-3-31 22:22
X
2.2 TMS320C54x的总线结构 的总线结构 1．程序总线PB 程序总线PB 主要用来传送取自程序存储器的指令代码和立即 操作数。 操作数。 PB总线既可以将程序空间的操作数据(如系数表) PB总线既可以将程序空间的操作数据 如系数表) 总线既可以将程序空间的操作数据( 送至数据空间的目标地址中，以实现数据移动， 送至数据空间的目标地址中，以实现数据移动，也可 以将程序空间的操作数据传送乘法器和加法器中， 以将程序空间的操作数据传送乘法器和加法器中，以 便执行乘法-累加操作。 便执行乘法-累加操作。

0004：DSP原理及应用——第2章DSP芯片的硬件结构21—23节讲稿

第2章 TMS320C54x的硬件结构
3．控制引脚 HOLDA：响应控制存储器请求信号；
MSC：微状态完成信号；
IAQ：中断请求信号；
IACK：中断响应信号；
MP/MC：DSP工作方式选择信号；
INT0、INT1、INT2、INT3：外部中断请求信号。
NMI：非屏蔽中断。
《DSP原理及应用》 成都理工大学工程技T术M 学院 石坚
13
13
第2章 TMS320C54x的硬件结构
电源电路一
《DSP原理及应用》 成都理工大学工程技T术M 学院 石坚
14
14
第2章 TMS320C54x的硬件结构
电源电路二
+5 V
4
N C G ND
1
3
IN O UT
2
C6
C7
A S11 17 -3.3
0. 1u
0. 1u
10 uF
3. 3V 10 uF
● 2.5V电压的器件，其速度可达到100MIPS， 指令周期时间为10ns。
● 1.8V电压的器件，其速度可达到200MIPS， 每个核的指令周期时间为10ns。
《DSP原理及应用》 成都理工大学工程技T术M 学院 石坚
10
10
第2章 TMS320C54x的硬件结构
2.2.2 ’ C54x的引脚功能
中央处理器CPU 内部总线控制
I/O功能扩展接口 串行口
特殊功能寄存器 数据存储器RAM 程序存储器ROM
主机通信接口HPI 定时系统 中断系统
《DSP原理及应用》 成都理工大学工程技T术M 学院 石坚
4
4
第2章 TMS320C54x的硬件结构
系统
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3． DWDB(Data／ Program-WriteDataBus) 数据／程序写数据总线 ： 32位的 DWDB在对数据空间和程序空间写数据时用来传送数据。
第2章 CPU内部结构与时钟系统
二、CPU 的结构及总线
▲ 注意：程序空间的读和写不能同时发生，因为它们都要使
用程序地址总线PAB。程序空间的写和数据空间的写也不能同
▲ C2xLP源——兼容模式：该模式允许用户运行C2xLP的源代码，这
些源代码是用C28x代码生成工具编译生成的。
第2章 CPU内部结构与时钟系统
5
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
组成及特性 内核组成：
▲ CPU ——产生数据和程序存储地址：编码和运行指令；执行算术、逻辑和
第2章 CPU内部结构与时钟系统
三、CPU寄存器
累加器(ACC、AH、AL)
累加器(ACC)是CPU的主要工作寄存器。除了那些对存储器和寄存器的直接 操作外，所有的ALU操作结果最终都要送入ACC。ACC支持单周期数据传送、 加法、减法和来自数据存储器的宽度为32位的比较运算，它也可以接受32位 乘法操作的运算结果。对ACC可以单独进行16位／8位的访问。累加器还具 有如下的相关状态位。
一、中央处理单元CPU 概述
CPU主要特性：
▲ 保护流水线：CPU具有八级流水线，可以避免从同一地址进行读写而造成
的秩序混乱。
▲ 独立寄存器空间：在CPU中包含一些没有被映像至数据空间的寄存器。这
些寄存器可以作为系统控制寄存器、数学寄存器和数据 指针。系统控制寄存器可由特殊的指令进行操作，而 其他寄存器则通过特殊指令或寄存器寻址模式来操作。
▲ 存储器接口还有3组数据总线：
1．PRDB(Program-Read DataBus)程序读数据总线：PRDB在读取程序空间时 用来传送指令或数据。PRDB是一个32位的总线。
2．DRDB(Data-ReadDataBus)数据读数据总线： DRDB在读取数据空间时用 来传送数据。DRDB是一个32位的总线。
第2章 CPU内部结构与时钟系统
三、CPU寄存器
中断控制寄存器(IFR、IER、DBGIER) C28x有 3个寄存器用于控制中断：中断标志寄存 器 (IFR) 、中断使能寄存器 (IER) 和调试中断使能 寄存器 (DBGIER)。 IFR包含的标志位用于可屏蔽 中断(可以用软件进行屏蔽)。当通过硬件或软件设 定了其中某位时，则相应的中断就被使能。可以 用IER中的相应位屏蔽和使能中断。当DSP工作在 实时仿真模式并且 CPU 被挂起时， DBGIER 表明 可以使用时间临近中断(如果被使能)。
1
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU概述 二、CPU结构及总线 三、CPU寄存器
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
兼容性
在TMS320C2000系列中，CPU内核为： C20x/C24x／C240x：C2xLP： C27x/C28x：C27x、C28x
兼容性
C28x芯片具有3种操作模式： ▲ C28x模式：在该模式中，用户可以使用C28x的所有有效特性、寻址方式
和指令系统，因此，一般应使C28x芯片工作于该种模式。
▲ C27x目标——兼容模式：在复位时，C28x的CPU处于C27x目标-兼
容模式。在该模式下，目标码与C27xCPU完全兼容，且它的 循环—计数也与C27xCPU兼容。
第2章 CPU内部结构与时钟系统
三、CPU寄存器
辅助寄存器(XAR0～XAR7、AR0～AR7) CPU 提供 8 个 32 位的辅助寄存器： XAR0 、 XARI 、 XAR2、XAR3、 XAR4、 XAR5、 XAR6、 XAR7。 它们可以作为地址指针指向存储器，或者作为通 用 目 的 寄 存 器 使 用 。 许多指令可以访问 XAR0-XAR7的低 16 位，其中， 辅助寄存器的低16位为AR0-AR7，它们用作循环 控制和16位比较的通用目的寄存器。 当访问 AR0-AR7 时，寄存器的高 16 位 (AROHAR7H)可能改变或不改变，这主要取决于所应用 的指令。AR0H-AR7H只能作为XAR0-XAR7的一 部 分 来 读 取 ， 不 能 单 独 进 行 访 问 。
以在有符号数和无符号数之间进行。
第2章 CPU内部结构与时钟系统
一、中央处理单元CPU 概述
CPU信号：
▲ 存储器接口信号：这些信号在CPU、存储器和外围设备之间进行数据传
送；进行程序存储器的访问和数据存储器的存取；并能 根据不同的字段长度区分不同的存取操作(16位或32位)。
▲ 时钟和控制信号：这些信号为CPU和仿真逻辑提供时钟，它们可以用来
第2章 CPU内部结构与时钟系统
堆栈指针(SP)
三、CPU寄存器
堆栈指针(SP)允许在数据存储器中使用软件堆栈。堆栈指针为16位，可 以对数据空间的低64K进行寻址。当使用SP时，将32位地址的高16位置 为0。复位后SP指向地址00000400h。堆栈操作说明如下： 1．堆栈从低地址向高地址增长。 2．SP总是指向堆栈中的下一个空域。 3．复位时，SP被初始化，它指向地址00000400h。 4．将32位数值存入堆栈时，先存入低16位，然后将高16位存入下一个高地址 中。 5．当读写32位的数值时,C28x CPU期望存储器或外设接口逻辑把读写排成偶 数地址。例如，如果SP包含一个奇数地址00000083h，那么，进行一个 32位的读操作时，将从地址00000082h和00000083h中读取数值。 6．如果增加SP的值，使它超过FFFFh，或者减少SP的值，使它低于0000h， 则表明SP已经溢出。如果增加SP的值使它超过了FFFFh，它就会从 0000h开始计数。例如，如果SP=FFFEh而—个指令又向SP加3，则结果 就是00001h。当减少SP的值使它到达0000h，它就会重新从FFFFh计数。 例如，如果SP=0002h而一个指令又从SP减4，则结果就是FFFEh。 7．当数值存入堆栈时，SP并不要求排成奇数或偶数地址。排列由存储器或 外设接口逻辑完成。
第2章 CPU内部结构与时钟系统
三、CPU寄存器
程序计数器(PC) 当流水线满的时候，22位的程序指针总是指向当前 操作的指令，该指令刚刚到达流水线解码的第二阶 段。一旦指令到达了流水线的这一阶段，它就不会 再被中断从流水线中清除掉，而是在中断执行之前 就被执行了。 返回程序寄存器(RPC) 当通过LCR指令执行一个调用操作时，返回地址存 储在RPC寄存器中，RPC以前的值存在堆栈中(在两 个16位的操作中)。当通过LRETR指令执行一个返回 操作时，返回地址从RPC寄存器中读出，堆栈中的 值被写回RPC寄存器(在两个16位的操作中)。其他的 调用指令并不使用RPC寄存器。
这些CPU的硬件结构有一定差别，指令集也不相同，但 是，在 C28x 芯片中可以通过选择兼容特性模式，使 C28xCPU 与C27xCPU及C2xLPCPU具有最佳兼容性。 可通过状寄存器 STl 的位 OBJMODE 和位 AMODE 的组 合，选定模式。
第2章 CPU内部结构与时钟系统
号扩展模式位(SXM) 3．测试／控制标志位(TC) 4．进位位(C) 5．零标志位(Z) 6．负标志位(N) 7．锁闭溢出标志位(V) 8．溢出计数位(OVC)
第2章 CPU内部结构与时钟系统
三、CPU寄存器
被乘数寄存器(XT) 被乘数寄存器(XT寄存器)主要用于在32位乘法操作之前， 存放一个32位有符号整数值。XT寄存器的低16位部分是 TL寄存器。该寄存器能装载一个16位有符号数，能自动 对该数进行符号扩展，然后将其送人32位XT寄存器。 XT寄存器的高16位部分是T寄存器。该寄存器主要用来 存储16位乘法操作之前的16位整数值。T寄存器也可以为 一些移位操作设定移位值，在这种情况下，根据指令， 只可以使用T寄存器的一部分。
内部结构
片内外设 程序和数据地址发生器 片内存储器 程序和数据存储逻辑 可视化的实时仿真 中断处理 算术逻辑单元 乘法器 桶形移位器
内核 （红框）
地址寄存器算术单元预取队列 指令译码
TMS320C2000系列内部结构
第2章 CPU内部结构与时钟系统
CPU
内 部 结 构
P29 图2-2-1
第2章 CPU内部结构与时钟系统
▲ 算术逻辑单元(ALU)：32位的ALU完成二进制补码算术和布尔逻辑操作。 ▲ 地址寄存器算术单元(ARAU)：ARAU产生数据存储地址以及与ALU
并行操作的增量和减量指针。
▲ 循环移位器：执行最多16位的数据左移位和右移位操作。 ▲ 乘法器：执行32位×32位的二进制补码乘法运算，获得64位的乘积。乘法可
移位操作；控制寄存器阵列内的数据转移、数据存储和程序存储等。
▲ 仿真逻辑 —— 监视和控制DSP芯片内不同部件的工作，并且测试设备
的操作情况。
▲ 接口 ——产生存储器和外围设备的接口信号以及CPU的时钟和控制信号，
显示CPU状态、仿真逻辑信号以及正在使用的中断情况。
第2章 CPU内部结构与时钟系统
寄存器 大小 ACC(AH,AL) 32位 XAR0~7 32位 AR0~7 16位 描述 累加器 辅助寄存器0~7
辅助寄存器XAR0~7的 低16位
复位后结果 0x00000000 0x00000000 0x0000
DP
IFR IER DBGIER P(PH,PL) PC
16位
16位 16位 16位 32位 22位
时发生，因为两者都要使用数据／程序写数据总线DWDB。而 运用不同总线的传输是可以同时发生的。 如：CPU可以在程序空间完成读操作(使用PAB和PRDB)， 在数据空间完成读操作(使用DRAB和DRDB)，
同时在数据空间进行写操作(使用DWAB和DWDB)。