当前位置：文档之家 › 数字逻辑第三章

数字逻辑第三章

  • 格式：doc
  • 大小：293.00 KB
  • 文档页数：7

下载文档原格式

  / 7

合集下载

第三章数字逻辑2012

第三章数字逻辑2012

tPHL
tPLH
47
工程上平均延迟时间的测试方法:
A
B
C
A
&
&
&
A
B
C
0 tpd 1 tpd 0
tpd 1 tpd
0 tpd 1 tpd
0
tpd
1
0
tpd
48
T = 6tpd
tpd= T/6
T
49
3.6 其它类型的TTL门
3.6.1 TTL门分类
一、按系列分类
国标
典型(tpd =10nS)
T1000
ECL：VEE=-5.2V；VL=-1.6V；VH=-0.8V
CMOS：VDD=+3V～+18V；VL=0V；VH= VDD 2
工程上： 用“0”表示VL，用“1”表示VH称正逻辑。 用“0”表示VH，用“1”表示VL称负逻辑。
3
3.1 PN结
在一块完整的硅片上，用不同的掺杂工艺使其 一边形成N型（Negative)半导体，另一边形成 P型(Positive)半导体，那么就在两种半导体 的交界面附近形成了PN结。
3
2
放
大Q
区
80A
=IC/IB=3mA/60A=50 60A
=IC/IB=2mA/40A=50 40A
-ICBO
UCES
VCC
截止区
UCE(V)
22
3.2.4 双极型晶体三极管开关特 性
一、静态特性
IC Ib Ui Rb UBE
VCC RC
UCE
晶体管开关电路
23
1、放大状态
放大条件：Ube>0(e结正偏)，Ubc<0(c结反偏)。 Ube≈0.5～0.7V，IC=βIb ，Ie = IC +βIb

数字逻辑 第三章 加法器.ppt

数字逻辑 第三章 加法器.ppt

四位二进制并行加法器
三、四位二进制并加法器的外部特性和逻辑符号 1．外部特性
图中，A4、A3、A2、A1 ------- 二进制被加数； B4、B3、 B2、B1 ------- 二进制加数； F4、 F3、 F2、 F1 ------相加产生的和数； C0 --------------------来自低位的进位输入； FC4 -------------------向高位的进位输出。
a3b1
+) 乘积 Z5 a3b2 Z4 a2b2 Z3
a2b1
a1b2 Z2
a1b1
Z1
因为： ☆1位二进制数乘法 法则和逻辑“与”运算法 则相同，“积”项aibj(i =1，2，3；j=1，2)可用 两输入与门实现。 ☆对部分积求和可用 并行加法器实现。 所以：该乘法运算电 路可由6个两输入与门和1 b2 个4位二进制并行加法器构 成。逻辑电路图如右图所 示。
四位二进制并行加法器
实现给定功能的逻辑电路图如下图所示。 1) 输入端A4、A3、A2、 A1输入8421码；
2) 而从另一输入端B4、 B3、B2、B1输入二进 制数0011； 3) 进位输入端C0接上“0”；
4) 可从输出端F4、F3、F2、 F1得到与输入8421码对
应的余3码。
四位二进制并行加法器
Z5 Z4 Z3 Z 2 Z1
F4 F3 F2 F 1 FC4 T 693 C0
0
A4 A3 A2 A1
B4 B 3 B2 B1
＆
＆
＆
＆
＆
＆
b1
a3
a2
a1 0 a 3
a2
a1
FA4
F3 C3
FA3
F2

《数字逻辑》第3章习题答案

《数字逻辑》第3章习题答案
习
题
【3-1】填空： (1) 逻辑代数中有三种最基本运算： 与 、 或 和 非 ，在此基础上又派生出五种基本运算， 分别为 与非 、 或非 、 异或 、 同或 、和 与或非 。 (2) 与运算的法则可概述为：有 0 出 0 ，全 1 出 1 ；类似地，或运算的法则为 有”1”出”1”， 全”0”出”0” 。 (3) 摩根定理表示为： A B = A B ； A B = A B 。 (4) 函数表达式 Y= AB C D ，则其对偶式为 Y ' = ( A B)C D 。 积的形式结果应为 M ( 0,1,2,4,5,8,9,10)。 (5) 函数式 F=AB+BC+CD 写成最小项之和的形式结果应为 m ((3,6,7,11,12,13,14,15))， 写成最大项之
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1
1 1 0 0 1 0
【3-8】写出下列函数的反函数 F ，并将其化成最简与或式。 (1) F1 ( A D )( B C D)( AB C ) (2) F2 ( A B )( BCD E )( B C E )(C A) (3) F3 A B C A D (4) F4 ( A B)C ( B C ) D 解： (1) F1 AD C (2) F2 AB A C E (3) F3 AB AC A D (4) F4 BC C D ABD A B C 【3-9】用对偶规则，写出下列函数的对偶式 F ，再将 F 化为最简与或式。 (1) F1 AB B C A C (2) F2 A B C D (3) F3 ( A C )( B C D)( A B D) ABC (4) F4 ( A B )( A C )( B C )(C D) (5) F5 AB C CD BD C 解：题中各函数对偶函数的最简与或式如下： (1) F1 A BC AB C (2) F2 A B D A C D (3) F3 AC A BD (4) F4 A BC B C CD (5) F5 ABC D (6) F6 AB C D 【3-10】已知逻辑函数 F A B C , G=A⊙B⊙C，试用代数法证明： F G 。 解：

数字逻辑第3章 门电路

数字逻辑第3章 门电路

逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路

数字逻辑-第三章第1节-751

数字逻辑-第三章第1节-751
vF = VT + iF RF
图3 - 2 硅二极管的电路图
图3 - 3 硅二极管的伏安特性 (a)输入电压 (b)二极管电流
iF———正向电流 RF———正向导通电阻(RF<100Ω) vF———导通时的正向压降
(2)反向电流
当外加负电压时,由于热激发形成少数载流子的漂移运动,
与外加反向电压大小无关。iR很小,但当温度升高时会使反向 电流增大。
(3)反向击穿电压
当反向电压超过某一值时,iR 急剧增加,这个电压为反向击 穿电压,因此反向工作电压不应超过这个值。
2. 二极管的过渡特性(动态特性)
由于二极管P-N空间电场的存在(存储电荷),当其开或关
时,它不会立即导通或关断,均有过渡时间,如图3-4所示。
当vI > VT 时,由于扩散运动(载流子)不会立即导通,加反 向电压时,由于漂移运动不会立即关断,存在正向导通时间tfc 和反向恢复时间tre。
主要是发射极向基区和集区发射扩散电子有个过程,受反
向偏压(基- 射)、射极结电容及正向驱动电流影响。
(2)上升时间tr 从0.1ICS 到0.9ICS所需时间。随着基区电子的积累增加, 建立起一定的电子浓度梯度,ICS正向驱动电流越大,则tr越小。 (3)存储时间ts 从ts负跳变开始到ICS下降到0.9ICS 的时间,退出饱和。
(4)下降时间tf ICS从0.9ICS 到0.1ICS的时间。当反向驱动电流增加时,tf 下降。
3. 开关参数
(1) VBE(sat)———基- 射饱和压降。 (2) VCE(sat)———集- 射饱和压降。 (3) ton———开启时间,ton = td + tr。 (4) toff———关闭时间,toff = ts + tf ,ts 是重要因素。

数字逻辑第三章(2014)

数字逻辑第三章(2014)

.0 1 1 1 1
1 10 01
F
F1=A
F2=BC
以上分析可知： （1） 阻塞圈可大可小，小可以到某个最小项，大可超过 头部因子的合并圈； （2） 为保证尾因子的“非”内不再有非，阻塞圈也应包 含1重心； 大的阻塞圈可以使变量少，但究竟选大还是选小，应考虑此
阻塞圈（尾因子）的公用程度。
用阻塞法设计三级与非电路
• 如三级门设计中，输入全为原变量，就应当围 绕1重心来圈。
• 实际围绕1重心来圈时，有时将0方格也圈入， 所以要设法将圈入的0方格扣除，扣除的方法 是用被扣除的最小项的非之积来扣除，这就是 阻塞逻辑，因为在其相应输入组合下值为0， 禁止了积项输出“1”，使积项受控制。
阻塞的结果由两部分因子构成：一部分因子为原变量 形式，称为头部因子；另一部分因子为带“非”号形 式，称为尾因子。
F A B AB ( A B)( AgB)
AB AB ( A B)( A B)
该函数表达式简单，不用列真 值表，由表达式直接可以知 道电路的逻辑功能。这是一 个异或电路。
逻辑图
逐从
1
级输 写入
出到
输
出
逻辑表 达式
化 简
2
最简与或
表达式
组合逻辑电路的分析
A
& F1
__ __
__
= AD AD BC
3.3 组合逻辑电路的设计方法
• 组合电路的设计就是根据逻辑功能的要求，设计出实 现该功能的最优逻辑电路。
• 从采用的器件来看，
– 小规模集成电路（SSI） – 中规模集成电路（MSI） – 大规模集成电路（LSI）
追求的目标是最少门数 追求集成块数的减少

数字逻辑教材第3章上半部分[090708]

数字逻辑教材第3章上半部分[090708]

第3章：数字系统基本概念数字系统是对数字信息进行加工、处理和传输的设备统称，其结构可大可小，没有一个规范和限定。

如家庭自动化系统中的煤气安全控制器，就是一个非常小的数字系统，而具有典型数据处理能力的计算机系统，就是一种大型数字系统的代表。

所以数字系统，实际上就是由一些逻辑门或逻辑功能模块所组成的一个具有特定智能化功能表现的设备，为此要掌握数字系统的设计就必须对数字系统的一些基本概念和特征有所了解。

3.1 数字系统模型概述对任何一个数字系统来讲，它的组成结构只有两种模式，一种是组合逻辑模式，简称组合逻辑，另一种就是时序逻辑模式，简称时序逻辑。

因此，无论多么复杂的数字系统结构，都是这两种不同模式的综合。

数字系统可表示为：组合逻辑数字系统同步时序逻辑时序逻辑异步时序逻辑组合逻辑特点：在任何时刻逻辑功能部件所产生的稳定输出信号，只与当前逻辑功能部件的输入信号有关，而与以前任何时间段上的输入信号无关。

时序逻辑特点：在任何时刻逻辑功能部件所产生的稳定输出信号，不仅与当前逻辑功能部件的输入信号有关，而且还与该逻辑功能部件因过去输入信号的作用，所产生的记忆状态有关，或者说，逻辑功能部件当前时间的稳定输出，与该时间的输入信号，和功能部件所持有的现行状态相关。

在组合逻辑中，对组合逻辑网络来讲，由于它的输出不受到过去发生事件的影响，所以它必须满足两个条件：1.输出信号“真–假”状态，只取决于当前输入信号“真–假”组合；2.从输出到输入不能有任何反馈作用。

由于存在这两个条件，组合逻辑网络如果输入条件一旦发生变化，逻辑网络输出信号将立即出现新的变化值，这些新变化出现的时间是由产生输出信号组合网络所固有时延所决定的，这样输出变化将可能滞后于输入变化。

在一定时间内，组合逻辑网络输出可能与输入所需结果不一致。

所以组合逻辑部件在工作时，只要能保证组合逻辑网络输入信号在一个足够长的时间内保持不变，这些输入信号最终会使输出变成正常。

数字逻辑课件-第3章 组合逻辑电路

数字逻辑课件-第3章 组合逻辑电路
A B A & H
F
B F tpd tpd
3.3 组合电路中的竞争冒险
二、竞争现象与冒险的产生 A B C
& P2
1
& P1
&
F
A C B
B
H H
F A B BC A B BC
P2 P1 F
当A=C=1时 F B B 1 从理论上看：不论B为什么， 输出都为1
3.3 组合电路中的竞争冒险
制数的数值范围指示器，电路的 输入A、B、C、D是一位十进制数 的NBCD码，即X=8A+4B+2C+D， 要求当X≥5时，输出F=1，否则 F=0，该电路能实现四舍五入。 C
Z A BD BC A BD BC
A 1 d A 1 1 D d d D d 1 d 1 B d B C
Z
1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 1
&
&
&
&
1
a
1
b
1
c
1
d
Z ab cd bc d a b d
ab c d进
制数的数值范围指示器，电路的 输入A、B、C、D是一位十进制数 的NBCD码，即X=8A+4B+2C+D， 要求当X≥5时，输出F=1，否则 F=0，该电路能实现四舍五入。 C
Z= RYG+RG+RY
5、用与非门构成逻辑电路 Z= RYG+ RG+ RY =RYG + RG + RY = RYG • RG
1 1
1
• RY
&

数字逻辑-第三章概要PPT课件

数字逻辑-第三章概要PPT课件

开通时间：从反向截止变为正向导通所需要的时间。
反向恢复时间tre：二极管从正向导通到反向截止所需 的时间。
一般反向恢复时间比开通时间大得多。
tre一般为纳秒数量级（通常tre ≤5ns ）。
28.01.2021
-
12
3.2.2 三极管的开关特性
1. 静态特性及开关等效电路 在数字电路中，三极管作为开关元件，主要工
28.01.2021
-
36
(使 保3)输与开非出门门电电输平平出达V为到ON低标：电准开平低门时电电所平平允VSV许L的O的N输是最入指小电在输平额入，定高即负电指载平确下。， 它表示使与非门开通的最小输入高电平。
反 时的映抗V了O干高N的扰电产能平品力抗规愈干范强扰值。能为力V，ONV≤O1N.8愈V。小开，门在电输平入的高大电小平
28.01.2021
-
15
图2-4 三极管开关等效电路 (a) 截止时 (b) 饱和时
28.01.2021
-
16
2. 三极管的开关时间（动态特性）
延迟时间td
上升时间tr 开启时间ton
28.01.2021
图2-5 三极管- 的开关时间
存储时间ts 下降时间tf 关闭时间17toff
(1) 开启时间ton 三极管从截止到饱和所需的时间。
半导体二极管、三极管和MOS管，则是构成这 种电子开关的基本开关元件。
28.01.2021
-
6
理想开关的开关特性：
(1) 静态特性： 断开时，开关两端的电压不管多大，等效电阻 ROFF = 无穷，电流IOFF = 0。
闭合时，流过其中的电流不管多大，等效电阻 RON = 0，电压UAK = 0。

计算机组成原理 第三章 数字逻辑层

计算机组成原理 第三章 数字逻辑层

0FFFH
1000H 17FFH 1800H 1FFFH
3.4 CPU芯片和总线
3.4.1 CPU芯片
m n n
2m
CPU芯片上的管脚可分成三类：地址、数据和
控制信号。 决定CPU性能的两个关键参数是地址信号和数 据信号的管脚数。如果CPU芯片有m个地址信号管 脚，则最多可寻址2m个地址空间，有n个数据管脚 ，则一次读写操作可以读出或写入一个n位的字。 控制信号： 总线控制信号 中断信号 总线仲裁信号 协处理器信号 状态信号 其他控制信号
1.RAM(随机访问存储器)
(1)静态RAM(SRAM)
静态RAM(SRAM)内部用的是类似于D触发器 的电路，它的速度快，一般访问时间是几个纳秒 ，而且只要不断电，存放在里面的数据能永久保存 ，但容量较小，广泛用在第2级高速缓存中。 (2)动态 RAM(DRAM） 动态RAM(DRAM)用晶体管和小电容组成的存储 单元构成的阵列存放数据，通过电容的充电和放电 来存放0和1。由于存放在电容中的电荷会泄露，动
1.多路复用器
2n
n 控制信号
ABC 000 D0 001 D1 ….. 111 D7
ABC 000 001 010 011 100 101 110 111
多 路 分 解 器
0 0 0 1 0 1 1 1
2.译码器
n
2n
3.比较器
4.可编程逻辑阵列(PLA)
。 。 。
。。。
。。。
3.2.3算术电路
数据总线
W W W W
主存的存储体
地址寄存器
优点：通过加宽每个主存单元的宽度，使每个主 存单元同时存储几个主存字，每次读操作能够同时 读出几个主存字，使得读出一个主存字的平均读出 时间变为原来的几分之一。 缺点：每次读出的几个主存字需要一个位数足够 多的寄存器缓存，等待数据总线，分几次被传送。

数字逻辑 第三章

数字逻辑 第三章

首先分析给定问题，弄清楚输入变量和输出变量是 哪些，并规定它们的符号与逻辑取值(即规定它们何时 取值 0 ，何时取值1) 。然后分析输出变量和输入变量 间的逻辑关系，列出真值表。 根据真值表用代数法或卡诺图法求最简“与或” 式，然后根据题中对门电路类型的要求，将最简与或 式变换为需要的逻辑函数表达式。
x1
输入信号
F1
F2=f2(x1,…xn)
组合逻辑电路
输出信号
xn
Fm
Fm=fm(x1,…xn)
n个二进制输入变量共有2n种可能的组合。
组合逻辑电路的基本分析方法
分析思路：根据给定逻辑电路，找出输出输入
间的逻辑关系，从而确定电路的逻辑功能。 步骤：
根据逻辑 图，写出 输出函数 的表达式 简化函数 (代数法, 卡诺图法)
F
A3 A4
F2 A3⊕A4 A3 A4 A3 A4
1 2 1 2 1 2
=1
F2
F F ⊕F F F F F
+ A1A 2 A 3 A 4 + A1A 2 A 3 A 4
= A1A 2 A 3 A 4 + A1A 2 A 3 A 4 + A1 A 2 A 3 A 4 + A1 A 2 A 3 A 4 + A1 A 2 A 3 A 4 + A1 A 2 A 3 A 4
3.1.1 简单逻辑门电路
与门 或门 与或非逻辑运算
F1=AB
F2=A+B
F3= A
3.1.2 复合逻辑门电路
与非门
或非门
与或非门
F1=AB
F2=A+B
F3=AB+CD
异或运算
A 0 0 1 1

第三章 数字逻辑课件

第三章 数字逻辑课件

图3.3 常用逻辑门的两种表示形式 电路名称 原符号
1
变形符号
跟随器
非 门
1
&
≥1
与 门
或 门
与非门
或非门 与或非门
&
≥1 & ≥1
异或门
=1
⒉ 门的等效符号:
对上述常用门中输入信号进行有效级变换(变反)，并 按照DeMorgan定律得到的门的等效符号。 实际上，等效变换即为小圆圈（表示反相器）在门 的符号上的出现和移动。如下图
• 目的：使逻辑电路的功能一目了然 • 结果：使所选用器件引端的有效级 与 所给的信号有效级 相匹配 • 方法：对器件引端的有效级进行变换。
例：下面两组的各四种分别表示四个完成同一逻辑功能的器件：
四种 “或” 功能 四种 “与” 功能
≥1 ≥1 ≥1 ≥1
或门（7432）
& 与门（7408）
或非门（7402）
第三章
组合逻辑电路的分析与设计
Combinational Logic Circuit Analysis & Design
逻辑电路的分类：组合逻辑电路
Combinational Logic Circuit 时序逻辑电路 Sequential Logic Circuits
组合逻辑电路的特点：电路输出仅取决于当时的输入， 而与过去的输入情况无关。 时序逻辑电路的特点：电路输出不仅取决于当时的输入， 而且也与过去的输入情况有关， 即与过去的电路状态有关。
逻辑非符号体制
在本体制下存在两级对应关系： ⑴ 电路的外部逻辑状态与内部逻辑状态的对应关系。 例：所示框图中 a、b、c、d为外部逻辑状态； ENABLE、DO、RDY、SID为内部逻辑状态。

数字逻辑 第三章

数字逻辑 第三章

F=F=(AD+BD)
23
第三步 根据函数的“与—或—非” 表达式画出逻辑电路图。
F=F=(AD+BD)
A D B D
&
≥1 F
24
例3.4 用“异或”门实现函数 F(A,B,C)=∑m(1,2,4,7)
解： 观察卡诺图，具备一定的条件 AB C 00 01 11 10 0 0 1 0 1 1 1 0 1 0
第三章
组合逻辑电路
组合逻辑电路的定义 基本的逻辑运算及对应逻辑电路 组合逻辑电路的分析 组合逻辑电路的设计 竞争与冒险问题的解决
1
★
数字电路分为两大类:组合逻辑电路和时序 逻辑电路。所谓组合逻辑电路，是指电路在任何 时刻的输出变量值仅与当时的输入变量值有关， 而与过去输入的值无关，即电路不具有记忆功能。 表现在逻辑电路中既是没有反馈回路。 组合逻辑电路模型如下图所示，它可以有 若干个输入变量和若干个输出变量，每个输出变 量都是输入变量的逻辑函数，某一时刻的函数值 只与当前的输入变量的取值有关。
A 1
C B
&
&
F
D
&
F=A•BC•BD
52
例3.10 设计一个四位二进制码 的奇偶位发生器和奇偶检测器
2
3
上面的组合逻辑电路的模型可以用函数式表示为：
4
3.1 逻辑门电路--简单逻辑门电路
1.“与”门：能实现“与”逻辑功能 的电路称为“与”门。
A B &
F=AB
5
2.“或”门：能实现“或”逻辑功 能的电路称为“或”门。
A B ≥1
F=A+B
6
3.“非”门：能实现“非”逻 辑功能的电路称为“非”门。

数字逻辑第三章习题答案

数字逻辑第三章习题答案
Leabharlann &E D C
A B C
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
&
G
3.21 F = X⊕Y⊕Z X 0 0 1 1 3.22 ⑴
74138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y X & F Z Z A B Y C0 C1 C2 C3 74153 F
74153
Y 0 1 0 1
F Z Z Z Z
74LS283
S3 S2 S1 S0
Y2Y4Y2Y1
3.29 ⑴ 当B=1时 F = C+C 静态 险象 静态1险象 时 静态1险象 当A=1,C=0 时 F = B+B 静态 险象 化简F 可消除险象。 化简 = B + AC 可消除险象。 静态1险象 ⑵ 当 B=C=D=1时 F = A+A 静态 险象 时 静态1险象 当 A=C=0 时 F = B+B 静态 险象 静态1险象 当 A=D=1,B=0 时 F = C+C 静态 险象 F = AB + BC + ACD + AC + BCD + ABD 可消除险象。 可消除险象。 3.30 ⑴ F=AB+CD+BCD+ACD ⑶ F=BD+BD+ABC+ACD
+5V
AGTB AGTB AEQB AEQB ALTB ALTB A0 B0 74LS85 A1 B1 A2 B2 A3 B3
X>Y X=Y X<Y
••• •••
••• •••
+5V
X12 Y12 X13 Y13 X14 Y14 X15 Y15
3.26 ⑸ 2421码→8421码 码 码 A = 0：+ 0000 A = 1：－ 0110（+ 1010） A B C D

数字逻辑结构L3第三章 逻辑门电路

数字逻辑结构L3第三章 逻辑门电路
F A B AB AB
“同或”运算用符号表示，逻
辑表达式为：
F A B AB AB
F =1 AB (d)
F =1 AB (e)
数字电路是二值逻辑电路，一般用高低电平来表示二值 逻辑中的‘1’和‘0’两种逻辑状态。
开关电路（逻辑电路）中的开关K由二极管或三极管电路 构成。在输入电压Vi的作用下，使二极管或三极管电路处于 导通或截止状态。
0 8V VB 0 13.3 3.3 2.0V 三极管截止，V0=5V时。
AR
(vi) 1
R
vEE=-
8v
2
VCC=5 v
R
cY
(vo)
RC=1K,R1=3.3K,R2=10K,=2，VCE(sat)=0.1v, VIH=5v, VIL=0v
b
R1 + R2
- VEE
e
RB
2.5K
+
VB -
基极电流一定时，集、射极之间电压与集电极电流的关系曲线。
可分为三个工作区: 1．截止区 条件：发射结反偏或两端电压为零。 特点： IB =0，Ic很小。
2．饱和区 条件：发射结和集电结均为正偏。 特点：VCE = VCES。
VCES 称为饱和管压降，小功率硅管约 0.3 V，锗管约为 0.1 V。
3．放大区
VI
B
RB
VBE
VO E IE
当vI=VIH时，三极管饱和，VCE≈0，
相当于开关闭合， vO≈0 ；
三极管饱和导通时，
C
C
相当于C、E间短路；
B E
B E
三极管截止时， 相当于C、E间开路， B、E间， B、C间也开路。
3.3 分离元件逻辑门电路 1. 二极管与门

数字逻辑课后答案 第三章

数字逻辑课后答案 第三章

第三章 时序逻辑1.写出触发器的次态方程，并根据已给波形画出输出 Q 的波形。

解：2. 说明由RS 触发器组成的防抖动电路的工作原理，画出对应输入输出波形解：3. 已知JK 信号如图，请画出负边沿JK 触发器的输出波形（设触发器的初态为0）1)(1=+++=+c b a Qa cb Q nn4. 写出下图所示个触发器次态方程，指出CP 脉冲到来时，触发器置“1”的条件。

解：（1），若使触发器置“1”，则A 、B 取值相异。

（2），若使触发器置“1”，则A 、B 、C 、D 取值为奇数个1。

5.写出各触发器的次态方程，并按所给的CP 信号，画出各触发器的输出波形（设初态为0）解：6. 设计实现8位数据的串行→并行转换器。

B A B A D +=DC B A K J ⊕⊕⊕==Q AQ B Q D Q C Q E Q F Q7. 分析下图所示同步计数电路解：先写出激励方程，然后求得状态方程状态图如下：该计数器是五进制计数器，可以自启动。

8. 作出状态转移表和状态图，确定其输出序列。

解：求得状态方程如下故输出序列为：000119. 用D 触发器构成按循环码(000→001→011→111→101→100→000)规律工作的六进制同步计数器解：先列出真值表，然后求得激励方程PS NS 输出N0 0 0 0 0 1 00 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 1 0 1 1 0 0 0 1 0 0 0 0 0 1化简得：逻辑电路图如下：n Q 2n Q 1n Q 012+n Q 11+n Q 10+n Q n n n nn n n n n n nnQ Q Q Q Q Q Q Q Q Q Q Q Z 121002*********+==+==+++nnn nnn nnnn QQ Q D QQ Q D QQ Q Q D 121211121122+====+==+++10. 用D 触发器设计3位二进制加法计数器，并画出波形图。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

第三章门电路
1 : 下列哪个逻辑门可以双向传输数据
A:OD门
B:三态门
C:传输门
D:OC门
您选择的答案: 正确答案：C
知识点：传输门可以双向传输数据
---------------------------------------------------------------------------- 2 : 下列哪个逻辑门可以输出并联使用
A:卤门
B:三态门
C:传输门
D:OC门
您选择的答案: 正确答案：D
知识点：OC门输出并联使用形成“线与”关系
---------------------------------------------------------------------------- 3 : 下列哪个逻辑门有三种状态
A:OD门
B:三态门
C:传输门
D:OC门
您选择的答案: 正确答案：B
知识点：三态门有高电平、低电平、高阻态三种状态
---------------------------------------------------------------------------- 4 : 下列哪个逻辑门可以实现吸收大负载电流功能
A:卤门
B:三态门
C:传输门
D:OD门
您选择的答案: 正确答案：D
知识点：OD门输出并联使用形成“线与”关系，可以实现吸收大负载电流功能---------------------------------------------------------------------------- 5 : VIH表示什么含义
A:输出低电平
B:输入高电平
C:输出高电平
D:输入低电平
您选择的答案: 正确答案：B
知识点：I即input,表示输入；H即high，表示高电平
---------------------------------------------------------------------------- 6 : VIL表示什么含义
A:输出低电平
B:输入高电平
C:输出高电平
D:输入低电平
您选择的答案: 正确答案：D
知识点：I即input,表示输入；L即low，表示低电平
---------------------------------------------------------------------------- 7 : VOH表示什么含义
A:输出低电平
B:输入高电平
C:输出高电平
D:输入低电平
您选择的答案: 正确答案：C
知识点：O即output,表示输出；H即high，表示高电平
---------------------------------------------------------------------------- 8 : VOL表示什么含义
A:输出低电平
B:输入高电平
C:输出高电平
D:输入低电平
您选择的答案: 正确答案：A
知识点：O即output,表示输出；L即low，表示低电平
---------------------------------------------------------------------------- 9 : TTL反向器输入悬空时输出是什么状态
A:低电平
B:高电平
C:高阻态
D:不确定
您选择的答案: 正确答案：A
知识点：TTL反向器输入悬空时，输入为高电平
---------------------------------------------------------------------------- 10 : TTL同或门和CMOS同或门比较，它们的逻辑功能一样吗？
A:一样
B:不一样
C:有时一样，有时不一样
D:不确定
您选择的答案: 正确答案：A
知识点：TTL门电路和CMOS门电路逻辑功能一样
---------------------------------------------------------------------------- 11 : 图中为TTL门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：B
知识点：对于TTL门电路，悬空为高电平
---------------------------------------------------------------------------- 12 : 图中为TTL门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：A
知识点：对于TTL门电路，当负载大于690Ω时，输入则从低电平变为高电平----------------------------------------------------------------------------
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：A
知识点：对于TTL门电路，当负载大于690Ω时，输入则从低电平变为高电平---------------------------------------------------------------------------- 14 : 图中为TTL门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：B
知识点：对于TTL门电路，当负载大于690Ω时，输入则从低电平变为高电平---------------------------------------------------------------------------- 15 : 图中为TTL门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：B
知识点：图示中，控制端高电平有效。

高电平有效时逻辑关系为非
----------------------------------------------------------------------------
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：C
知识点：图示中，控制端低电平电平有效。

控制端无效时输出为高阻态
---------------------------------------------------------------------------- 17 : 图中为TTL门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：A
知识点：对于TTL门电路，当负载大于35KΩ时，输入则从高电平变为低电平---------------------------------------------------------------------------- 18 : 图中为TTL门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：B
知识点：对于TTL门电路，悬空为高电平
----------------------------------------------------------------------------
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：A
知识点：对于CMOS门电路，输入端接负载时，输入电平不变
---------------------------------------------------------------------------- 20 : 图中为CMOS门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：A
知识点：对于CMOS门电路，输入端接负载时，输入电平不变
---------------------------------------------------------------------------- 21 : 图中为CMOS门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：B
知识点：对于CMOS门电路，输入端接负载时，输入电平不变
----------------------------------------------------------------------------
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：B
知识点：对于OC门电路，门电路输出端直接连接时，逻辑关系为与
----------------------------------------------------------------------------。