计算机组成原理课程设计

计算机组成原理课程设计集团标准化工作小组 #Q8QGGQT-GX8G08Q8-GNQGJ8-MHHGN#计算机组成原理课程设计题目一位全加器（Quartusll II）学生指导教师年级 2007级专业计算机科学与技术系别计算机系学院计算机信息与工程学院哈尔滨师范大学2010年6月目录一、课程设计要求课程设计问题描述 (3)课程设计任务要求 (3)二、概要设计加法器的基本概念....................................................................................3EDA概述 (5)Quartusll II软件概述 (6)一位全加器设计流程 (6)2.4.1 一位全加器的基本概述 (6)2.4.2 一位全加器的原理图 (6)三、详细设计.为本项工程设计建立文件夹 (8)输入设计项目和存盘............................................................................ . (11)将设计项目设置成可调用的元件 (12)设计全加器顶层文件 (14)创建工程 ................................................................................... ....................... (14)编译前设置.................................................................................................... .............全程编译.................................................................................................... .................时序仿真.................................................................................................... ...................四、收获及体会收获及体会 (18)五、参考文献参考文献 (19)六、附录一位全加器代码 (20)一、课程设计要求课程设计问题描述众所周知，算术逻辑单元(ALU)既能完成算术运算也能完成逻辑运算，是微处理器芯片中的一个十分重要的部件。

但从基本算术运算的实现，我们可以看到所有的加、减、乘、除运算最终都能归结为加法运算。

在ALU完成的操作中，逻辑操作是按位进行，各位之间彼此无关，不存在进位问题，这使得逻辑运算速度很快，且是一个常数，不需进行过多的优化工作。

但对于算术操作来说，因为存在进位问题，使得某一位计算结果的得出和所有低于它的位相关。

因此，为了减少进位传输所耗的时间，提高计算速度，人们设计了多种类型的加法器，如行波进位(RIP))~I法器、跳跃进位加法器(CSKA：Carry—SKip Adders)、进位选择加法器(CSLA：Carry—SeLect Adders)、超前进位加法器(CLA：Carry—Lookahead Adders)等。

它们都是利用各位之间的状态(进位传递函数P、进位产生函数G等)来预先产生高位的进位信号，从而减少进位从低位向高位传递的时间。

要求掌握使用Quartusll II软件对用可编程逻辑器件PLD进行开发与设计，利用可编程逻辑器件PLD（programmable logic device) Quartusll II软件对一位全加器的进行合理正确的设计并且进行输入信号的测试。

用门电路设计一个一位二进制全加器。

要求输入两个加数ain、bin和一个低进位cin，得出本位和sum和向高位进位cout。

课程设计任务要求全加器是一个能对两个一位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”的逻辑电路。

该电路有3个输入变量，分别是2个加数ain、bin和1个低进位cin，2个输出变量，分别是本位sum和向高进位cout。

在Quartusll II利用基本门电路中设计一位带进位加法器，通过该课程设计理解和掌握可编程逻辑器件PLD的应用和设计。

主要目的就是了解和学习这门新技术的原理与应用，让同学们尽快掌握使用EDA进行设计的方法，为后续课程的学习打下良好的基础。

二、概要设计加法器的基本概念在数字电子系统领域，存在三种基本的器件类型：存储器、微处理器和逻辑器件。

存储器用来存储随机信息，如数据表或数据库的内容。

微处理器执行软件指令来完成范围广泛的任务，如运行字处理程序或视频游戏。

逻辑器件提供特定的功能，包括器件与器件间的接口、数据通信、信号处理、数据显示、时序和控制操作、以及系统运行所需要的所有其它功能。

加法器是微处理器中最基本、最重要的模块,不仅在A L U、乘法器、除法器中均包含加法器模块,而程序指针P C的自加、跳转指令的目标地址计算以及访存地址的获得也需要加法器来完成。

从指令执行频率上看,算术逻辑单元、程序计数器、协处理器是C P U中使用频率最多的模块。

加法器是为了实现加法的，即是产生数的和的装置。

加数和被加数为输入，和数与进位为输出的装置为。

若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。

常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。

对于1位的加法，相关的有五个的量：被加数ain，被加数bin，前一位的进位cin，此位二数相加的和sum，此位二数相加产生的进位cout。

前三个量为输入量，后两个量为输出量，五个量均为1位。

EDA概述EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。

20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。

在电子技术设计领域，可编程逻辑器件（如、）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。

这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。

这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。

EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。

利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。

现在对EDA的概念或范畴用得很宽。

包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。

目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。

例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。

Quartusll II软件概述一位全加器设计流程2.4.1 一位全加器的基本概述全加器是一个能对两个一位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”的逻辑电路。

该电路有3个输入变量，分别是2个加数a in、bin和1个低进位cin，2个输出变量，分别是本位sum和向高进位cout。

一位全加器(FA)的逻辑表达式为：sum＝ain⊕bin⊕cincout＝ainbin＋bincin＋aincin其中ain,bin为要相加的数，cin为进位输入；sum为和，cout是进位输出；2.4.2 一位全加器的原理图根据一位全加器的运算法则可得知一位全加器的真值表，通过真值表可写出输出函数表达式：sum＝ain⊕bin⊕cincout＝ainbin＋bincin＋aincin由以上表达式可得出相应的逻辑电路如图所示。

三、详细设计为本项工程设计建立文件夹为本项设计的文件夹取名为杨雪婷路径为E:\杨雪婷输入设计项目和存盘原理图编辑输入流程如下：（1）打开QuartusII,选菜单File—>New,在弹出的对话框中选择Device Design Files页的原理图文件编辑输入项Block Diagram/Schematic File,按OK按钮后将打开原理图编辑窗口。

（2）在编辑窗口中的任何一个位置上右击鼠标，将出现快捷菜单，选择其中的输入元件项Insert—>Symbol，于是将弹出输入元件的对话框。

（3）单击按钮“…”，找到基本元件库路径项，选中需要的元件，单击“打开”按钮，此元件即显示在窗口中，然后单击Symbol窗口的OK按钮,即可将元件and2、not、xnor和输入输出引脚input和output分别调入原理图编辑窗口中。

然后分别在input和output的PIN NAME上双击使其变黑色，再用键盘分别输入各引脚名：a,b,co,so（4）选择菜单File—>Save As，选择刚才为自己的工程建立的目录E:\杨雪婷yangxueting，将已设计好的原理图文件取名为yangxueting1(注意默认的后缀是.bdf)，并存盘在此文件夹内。

将设计项目设置成可调用的元件为了构成全加器的顶层设计，必须将以上设计的半加器设置成可调用的元件。

在打开半加器原理图文件的情况下，选择菜单File—>Create/Update—>Create Symbol File for Current File项，即可将当前文件变成一个文件符号存盘，以待在高层次设计中调用。

半加器设计全加器顶层文件为了建立全加器的顶层文件，必须再打开一个原理图编辑窗口，方法同前，即再次选择菜单File—>New—>Block Diagram/Schematic File。

在新打开的原理图编辑窗口双击鼠标，选择元件所在的路径E:\杨雪婷yangxueting，调出元件，并连接好全加器电路图。

全加器创建工程在此要利用New Project Wizard工具选项创建此设计工程，即令顶层设计为工程，并设定此工程的一些相关信息，如工程名、目标器件、综合器、仿真器等。