自我检测题
1．集成单稳触发器，分为可重触发及不可重触发两类，其中可重触发指的是在
暂稳态期间，能够接收新的触发信号，重新开始暂稳态过程。
2．如图T6.2所示是用CMOS或非门组成的单稳态触发器电路， vI为输入触发脉冲。指出稳态时a、b、d、 e各点的电平高低；为加大输出脉冲宽度所采取的下列措施哪些是对的，哪些是错的。如果是对的，在（ ）内打√，如果是错的，在（ ）内打×。
（1）加大Rd （ ）；
（2）减小R （ ）；
（3）加大C （ ）；
（4）提高VDD （ ）；
（5）增加输入触发脉冲的宽度（ ）。
≥11vIvOVDDRCG1G2CdRdabde
图 P6.2
解：（1）×（2）×（3）√（4）×（5）×
3．四个电路输入vI、输出vO的波形如图T6.3所示，试写出分别实现下列功能的最简电路类型（不必画出电路）。
（a）二进制计数器；（b）施密特触发器；
（c）单稳态触发器；（d）六进制计数器。
tt00OvIvtt00（a）2134IvOv（b）tt00OvIv（c）tt00OvIv（d）1234567 图 T6.3
4．单稳态触发器的主要用途是。
A．整形、延时、鉴幅B．延时、定时、存储
C．延时、定时、整形D．整形、鉴幅、定时
5．为了将正弦信号转换成与之频率相同的脉冲信号，可采用。
A．多谐振荡器B．移位寄存器C．单稳态触发器D．施密特触发器
6．将三角波变换为矩形波，需选用。
A．单稳态触发器B．施密特触发器C．多谐振荡器D．双稳态触发器
7．滞后性是的基本特性。
A．多谐振荡器B．施密特触发器 C．T触发器D．单稳态触发器
8．自动产生矩形波脉冲信号为。
A．施密特触发器 B．单稳态触发器C．T触发器D．多谐振荡器
9．由CMOS门电路构成的单稳态电路的暂稳态时间tw为 。
A. 0.7RCB. RCC. 1.1RCD. 2RC
10．已知某电路的输入输出波形如图T6.10所示，则该电路可能为。
脉冲与数字电路课程设计任务书
学年学期：2012-2013学年第2学期 专业班级： 10光信息科学与技术1班
设计时间：2012年6月17日 — 21日 学时周数：30学时（1周）
一、设计目的
数字电子技术是电气专业的一门专业基础课，该课程理论与实践内容联系密切，系统性强，是一门理论和实践性都很强的专业基础课，课程设计是本课程必不可少的教学环节，通过设计可以使学生掌握基本的数字电路设计方法和操作技能，进一步加深对数字电路课程的理解与应用，掌握数字系统的组成和设计方法以及系统的调试方法，熟悉常用数字芯片的功能及使用方法。为后续课程的学习奠定坚实基础。
二、设计任务
1 利用计数器设计一个简易的电子钟.
2 该数字钟具有分,秒计时功能,并能用4个数码管显示(分,秒)
3具有手动调时，当认为时钟不准，可以对分进行调整。
4具有秒钟调整，具有时显示功能且时、分信号共用数码管开关切换显示(附加功能)
三、参考器件
74LS192、74LS247、74LS148、门电路(例如74LS00、74LS04、74LS08) 、NE555、电位器、电阻、电容、数码显示器、发光LED
四、设计要求：
1 根据设计任务画出电路原理框图；
2 根据电路原理框图和参考器件画出数字电路；
3 拟定测试内容、测试步骤及实验数据记录表格；
4 写出设计总结报告。
设计总结报告应包括以下几项
（1）设计任务和要求；
（2）方案选择,设计的原理框图，总体电路图、布线图以及它们的说明；元器件选择和电路参数计算的说明等；
（3）电路调试。对调试中出现的问题进行分析，并说明解决的措施；测试、记录、整理与结果分析；
（4）收获体会、存在问题和进一步的改进意见等。
四、报告封面与书写格式（见附件）
附：专题设计报告封面
电子与电气工程系
学生课程设计报告
姓 名：
第9章 脉冲信号的产生与整形习题解答
9.1 如图9-15所示，555定时器接成的施密特触发器电路，试求：
（1）当UCC＝12V，而且没有外接控制电压时，UT+、UT-及△UT值。
（2）当UCC＝9V，外接控制电压UCO＝5V时，UT+、UT-及△UT值。
图9-15 习题9.1图
解：（1）UT＋＝UCC＝8V，UT－＝UCC＝4V，△UT＝UT＋－UT－＝＝4V。32
31
（2）UT＋＝UCO＝5V，UT－＝UCO＝2.5V，△UT＝UT＋－UT－＝2.5V。21
9.2 如图9-16所示，555定时器组成的单稳态触发器。已知
UCC＝10V、R=10kΩ、C＝0.01μF，试求输出脉冲宽度tW，并画出uI、uC、uo的波形。
图9-16 习题9.2图
解：tW＝RCln3≈1.1RC=1.1×10-4s。uI、uC、uo的波形如图所示。
2习题9.2 uI、uC、uo的波形如图
9.3 如图9-17所示，是用555定时器组成的开机延时电路，若给定
C＝25μF、R＝91KΩ，UCC＝12V，试计算常闭开关S断开以后经过多长时间uo才跃变为高电平。
图9-17 习题9.3图
解： 常闭开关S断开以后经过多长时间uo才跃变为高电平的时间就是uC从UCC放32电到UCC所需要的时间，tW2≈RCln2＝0.7RC≈1.6s31
9.4 如图9-18所示，555定时器组成的多谐振荡器。已知
UCC＝10V、R1=R2=10kΩ、C＝0.1μF，试求：（1）多谐振荡器的振荡频率；（2）画出uC
和uo的波形；
图9-18 习题9.4图
解：（1）f＝=476.67Hz121.43
(2)RRC
（2）uC和uo的波形如图所示。
习题9.4 uC、uo的波形如图
9.5 如图9-19所示，555定时器组成的占空比可调的多谐振荡器。试问：
（1）输出脉冲占空比D由哪些元件确定？
（2）如要求D=50%时，应如何选择电路的参数？
（3）写出电路振荡频率的计算公式。
2013年4月考试脉冲电路与数字逻辑第一次作业
一、单项选择题（本大题共75分，共 25 小题，每小题 3 分）
1. VHDL的注释符号是（ ）。
A. A %
B. B //
C. C /* */
D. D --
2. VHDL属于（ ）描述语言。
A. A 普通硬件
B. B 行为
C. C 高级
D. D 低级
3. 设三变量情况判断下列哪些是最小项( )
A.
𝐴¯ C
B. 𝐴¯𝐵¯C
C. A+𝐵¯+C
D. A(B+C)
4. 一个VHDL的源程序有（ ）个构造体。
A. A 1个
B. B 2个
C. C 3个
D. D 1个或多个
5. VHDL中用来定义数字系统与外界接口的部分是（ ）。
A. A 实体
B. B 构造体
C. C 库
D. D 配置
6. 在VHDL语言中，每个构造体可以有（ ）个进程。
A. A 1
B. B 2
C. C 1个或多个
D. D 任意个
7. EPROM是指（ ）。
A. A 随机读写存储器
B. B 只读存储器
C. C 可编程的只读存储器
D. D 可擦可编程的只读存储器
8. 下列是“与或”式的是( )。
A. A(B+C)D
B. A(B+D)
C. A+B(C+D)
D. A+BD
9. 8421BCD码最高位的权值是（ ）。
A. A 8
B. B 4
C. C 2
D. D 1
10. 两输入与非门输出为0时，输入应满足（ ）。
A. A 两个同时为1
B. B 两个同时为0
C. C 两个互为相反
D. D 两个中至少有一个为0
11. 在VHDL中，（ ）的数据传输不是立即发生的，目标信号的赋值是需要一定延时时间。
A. A 信号
B. B 常量
C. C 数据
D. D 变量
12. 在VHDL中，下列不是标量的是（ ）。
A. A 位数据类型
B. B 布尔类型
C. C 整数类型
D. D 字符串类型
