实验七 触发器与计数器的应用

总结计数器使用特点篇一：计数器及其应用实验七计数器及其应用一、实验目的１、学习用集成触发器构成计数器的方法２、掌握中规模集成计数器的使用及功能测试方法３、运用集成计数器构成1/n分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。

按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。

根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器。

根据计数器的增减趋势，又分为加法、减法和可逆计数器。

还有可预制数和可变程序功能计数器等等。

目前，无论是ttl还是cmos集成电路，都有品种较齐全的中规模集成计数器。

使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。

1、用d触发器构成异步二进制加/减计数器图7―1是用四只d触发器构成的四位二进制异步加法计数器，它的连接特点是将每只d触发器接成t触发器，在由低位触发器的q端和高一位的cp端相连接。

若将图7―1稍加改动，即将低位触发器的q端与高一位的cp端相连接，即构成了一个4位二进制减法计数器。

２、中规模同步集成计数器同步集成计数器基本类型见表7-1。

表7-１同步计数器芯片型号和功能⑴同步4位二进制计数器74ls161的功能见表7-2，74ls163的功能见表7-3，引脚图见图7-2。

ld为置数控制端，clr为置０控制端， d0～d3为并行数据输入端，q0～q3为输出端，co为进位输出端。

⑵4位十进制同步计数器74ls160的功能见表7-4，引脚图见图7-2。

74ls162的功能见表7-5，引脚图见图7-2。

表7-２ 74ls161的功能表表7-3 74ls163功能表表表⑶4cc40192(74ls192)是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列如图7-3所示。

数电实验报告触发器及其应用(共10篇)1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。

2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。

常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。

RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。

当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。

JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。

JK触发器具有启动、停止、颠倒相位等功能。

D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。

T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。

触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。

3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。

4、实验内容：4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。

具体实验步骤如下：将CD4013B芯片的端子按如下接线方式连接：RST1,2脚接入+5V电源，C1个100nF的电容与单位时间5 ns的外部时钟信号交替输入接口CLK，以模拟器件为master时，向器件提供单个时钟脉冲。

测试时选择适宜的数据输入，R1和S2另一端程+5V，S1和R2另一端连接接地GND,用万用表测量各端电压，电容缓存的电压。

计数器及应用实验报告计数器及应用实验报告引言：计数器是一种常见的电子设备，用于记录和显示特定事件或过程中发生的次数。

在实际应用中，计数器广泛用于各种领域，如工业自动化、交通管理、计时系统等。

本文将介绍计数器的原理、分类以及在实验中的应用。

一、计数器的原理计数器是由一系列的触发器组成的，触发器是一种能够存储和改变状态的电子元件。

计数器的工作原理是通过触发器的状态改变来记录和显示计数值。

当触发器的状态从低电平变为高电平时，计数器的计数值加一；当触发器的状态从高电平变为低电平时，计数器的计数值减一。

计数器可以根据需要进行正向计数、逆向计数或者同时进行正逆向计数。

二、计数器的分类根据计数器的触发方式，计数器可以分为同步计数器和异步计数器。

同步计数器是指所有触发器在同一个时钟脉冲的控制下进行状态改变，计数值同步更新；异步计数器是指触发器的状态改变不依赖于时钟脉冲，计数值异步更新。

根据计数器的位数，计数器又可以分为4位计数器、8位计数器、16位计数器等。

三、计数器的应用实验1. 实验目的本实验旨在通过设计和搭建一个简单的计数器电路，了解计数器的工作原理和应用。

2. 实验器材- 74LS74触发器芯片- 电路连接线- LED灯- 开关按钮3. 实验步骤步骤一：搭建计数器电路根据实验原理，将74LS74触发器芯片与LED灯和开关按钮连接起来，形成一个简单的计数器电路。

步骤二：测试计数器功能将电路连接到电源，并按下开关按钮。

观察LED灯的亮灭情况，记录计数器的计数值变化。

步骤三：应用实验根据实际需求，将计数器电路应用到实际场景中。

例如，可以将计数器电路连接到流水线上，用于记录产品的数量；或者将计数器电路连接到交通信号灯上，用于记录通过的车辆数量。

4. 实验结果与分析通过实验测试，我们可以观察到LED灯的亮灭情况，并记录计数器的计数值变化。

根据实验结果，我们可以验证计数器的功能是否正常。

在应用实验中，我们可以根据实际需求来设计和改进计数器电路，以满足不同场景下的计数需求。

数电计数器实验报告实验名称：数电计数器实验实验目的：通过实验，了解和掌握数电计数器的原理和工作方式，以及计数器的应用。

实验原理：计数器是一种能够实现数字计数功能的电子元件。

主要由触发器、逻辑门和时钟信号组成。

触发器主要用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。

实验器材：1. 7400四路或五路与门2. 7432四路或五路或六路或七路与非门3. 7474触发器4. 555定时器5. LED灯6. 电源实验步骤：1. 将触发器与逻辑门按照电路图连接，并确保连接正确无误。

2. 将555定时器连接到电路中，并设置合适的时钟频率。

3. 将LED灯连接到电路中，用于显示计数结果。

4. 打开电源，观察LED灯的亮灭情况，并记录计数结果。

5. 可以尝试改变定时器的频率，观察LED灯的计数速度。

实验结果分析：通过实验观察和记录计数结果，可以得出计数器的工作原理和特点。

可以发现，当时钟信号输入时，计数器会根据触发器和逻辑门的控制逻辑实现数字计数功能。

实验结论：1. 数电计数器是一种能够实现数字计数功能的电子元件。

2. 计数器由触发器、逻辑门和时钟信号组成，触发器用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。

3. 数电计数器在实际应用中具有广泛的用途，如计时器、频率计等。

实验中可能遇到的问题和解决方法：1. 连接错误：检查电路连接，确保连接正确无误。

2. LED灯未亮起：检查电路连接，确保连接正确无误。

3. 计数不准确：检查时钟信号的频率，确保设置合适的计数速度。

实验改进思路：1. 尝试使用不同型号的触发器和逻辑门，比较它们的计数效果和特点。

2. 尝试使用其他电子元件，如译码器、多路选择器等，扩展计数器的功能和应用场景。

3. 尝试使用计数器的级联连接，实现更复杂的计数功能和应用。

XX电力学院FPGA应用开发实验报告实验名称：触发器与计数器专业：电子科学与技术姓名：班级：学号：1.触发器功能的模拟实现实验目的：1．掌握触发器功能的测试方法。

2．掌握基本RS触发器的组成及工作原理。

3．掌握集成JK触发器和D触发器的逻辑功能及触发方式。

4．掌握几种主要触发器之间相互转换的方法。

5．通过实验，体会EPLD芯片的高集成度和多I/O口。

实验说明：将基本RS触发器，同步RS触发器，集成J-K触发器，D触发器同时集一个FPGA芯片中模拟其功能，并研究其相互转化的方法。

实验的具体实现要连线测试，实验原理如图所示：2.计数器在VHDL中，可以用Q<=Q+1简单地实现一个计数器，也可以用LPM来实现。

下面分别对这两种方法进行介绍。

方法一：第1步：新建一个Quartus项目。

第2步：建立一个VHDL文件，实现一个8位计数器。

计数器从“00000000”开始计到“11111111”，计数器的模是256。

计数器模块还需要包含一个时钟clock、一个使能信号en、一个异步清0信号aclr和一个同步数据加载信号sload。

模块符号如下图所示：第3步：VHDL代码如下：第4步：将VHDL文件另存为counter_8bit.vhd，并将其设定为项目的最顶层文件，再进行语法检查。

第5步：语法检查通过以后，用KEY[0]表示clock，SW[7..0]表示data，SW[8~10]分别表示en、sload和aclr；LEDR[7..0]表示q。

第6步：引脚分配完成后，编译并下载。

第7步：修改上述代码，把计数器的模更改为100，应如何操作。

模为100的计数器，VHDL代码如下：方法二：使用LPM实现8位计数器。

LPM是指参数化功能模块，用LPM可以非常方便快捷地实现一个计数器。

第1步：选择Tools->MegaWizard Plug-In Manager命令，打开如下图所示的对话框。

第2步：直接单击Next按钮，出现如下图所示的对话框。

实验七时序逻辑电路设计一、实验目的1. 学习用集成触发器构成计数器的方法。

2. 熟悉中规模集成十进制计数器的逻辑功能及使用方法。

3. 学习计数器的功能扩展。

4. 了解集成译码器及显示器的应用。

二、实验原理计数器是一种重要的时序逻辑电路，它不仅可以计数，而且用作定时控制及进行数字运算等。

按计数功能计数器可分加法、减法和可逆计数器，根据计数体制可分为二进制和任意进制计数器，而任意进制计数器中常用的是十进制计数器。

根据计数脉冲引入的方式又有同步和异步计数器之分。

1. 用D触发器构成异步二进制加法计数器和减法计数器：图10—1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器形式，再由低位触发器的Q端和高一位的CP端相连接，即构成异步计数方式。

若把图10—1稍加改动，即将低位触发器的Q端和高一位的CP端相连接，即构成了减法计数器。

图10—1本实验采用的D触发器型号为74LS74A，引脚排列见前述实验。

2. 中规模十进制计数器中规模集成计数器品种多，功能完善，通常具有予置、保持、计数等多种功能。

74LS182同步十进制可逆计数器具有双时钟输入，可以执行十进制加法和减法计数，并具有清除、置数等功能。

引脚排列如图10—2所示。

其中LD−−置数端；CP u−−加计数端；CP D−−减计数端；DO−−非同步进位输出端；CO−−非同步借位输出端；Q A、Q B、Q C、Q D−−计数器输出端；D A、D B、D C、D D−−数据输入端；CR−−清除端。

表10—1为74LS192功能表，说明如下：当清除端为高电平“1”时，计数器直接清零(称为异步清零)，执行其它功能时，CR置低电平。

当CR为低电平，置数端LD为低电平时，数据直接从置数端D A、D B、D C、D D置入计数器。

当CR为低电平，LD为高电平时，执行计数功能。

执行加计数时，减计数端CP D接高电平，计数脉冲由加计数端Cp u输入，在计数脉冲上升沿进行842编码的十进制加法计数。

实验七存储过程与触发器（实验报告）一、目的1．掌握存储过程和触发器的基本概念和功能。

2．掌握创建、管理存储过程的方法。

3．掌握创建、管理触发器的方法。

二、实验内容（1）完成下列操作1．利用SQL Server Management Studio创建一个查询过程ProNum,查询每个班级中学生的人数，按班级号升序排列。

2．利用Transact-SQL语句创建一个带有参数的存储过程ProInsert,向score表插入一条选课记录，并查询该学生的姓名、选修的所有课程名称、平时成绩和期末成绩。

3．利用Transact-SQL语句创建一个存储过程ProAvg，查询指定班级指定课程的平均分。

班级号和课程名称由输入参数给定，计算出的平均分通过输出参数返回。

若该存储过程存在，则删除后重建。

4．利用SQL Server Management Studio创建一个AFTER触发器trigsex,当插入或修改student表中性别字段sex时，检查数据是否只为‘男’或‘女’。

5．利用Transact-SQL语句创建一个AFTER数据库trigforeign,当向score表中插入或修改记录时，如果插入或修改的数据与student表中数据部匹配，即没有对应的学号存在，则将此记录删除。

6．利用Transact-SQL语句创建一个AFTER触发器trigclassname，当向class表中插入或修改数据时，如果出现班级名称重复则回滚事务。

若该触发器存在，则删除后重建。

（2）完成实验报告三、实验环境SQL2005。

四、实验原理1．理解存储过程。

2．掌握触发器的使用。

五、实验报告将实验内容作为实验报告完成。

六、实验小结。

实验七、触发器一、实验目的（1）理解触发器的用途、类型和工作原理。

（2）掌握利用T-SQL语句创建和维护触发器的方法。

（3）掌握利用SQL Server Management Studio创建、维护触发器的方法。

二、实验内容、1、创建AFTER触发器（1）创建一个在插入时触发的触发器sc_insert，当向SC表插入数据时，须确保插入的学号已在Student表中存在，并且还须确保插入课程号在Course表中存在；若不存在，则给出相应的提示信息，并取消插入操作，提示信息要求指明插入信息是学号不满足条件还是课程号不满足条件。

（注：Student表与SC表的外键约束要先取消。

）（2）为Course表创建一个触发器Course_del，当删除了Course表中的一条课程信息时，同时将表SC中相应的学生选课记录也删除。

（3）在Course表中添加一个平均成绩avg_modify，当SC表中某学生的成绩发生变化时，则Course表中的平均成绩也能及时相应发生改变。

（4）测试上述三个触发器。

2、创建INSERTED OF 触发器（1）创建一视图student_view，包含学号、姓名、课程号、课程名、成绩等属性，在student_view上创建一个触发器grade_modify，当对student_view中的学生的成绩进行修改时，实际修改的是SC中的相应记录。

（2）在Student表中插入一个getcredit字段（记录学生所获学分的情况），创建一个触发器ins_credit，当更改（注：含插入时）SC表中的学生成绩时，如果新成绩大于等于60分，则该生可获得这门课的学分，如果新成绩小于60分，则该生未能获得这门课的学分。

（3）测试上述两个触发器。

3、使用T-SQL语句管理和维护触发器（1）用系统存储过程sp_helptrigger查看触发器grade_modify的相关信息。

（2）使用sp_helptext查看触发器grade_modify中的定义内容。

计数器及其应用实验总结计数器是一种常见的电子元件，用于计数和记录特定事件的次数。

在电子电路中，计数器通常由触发器和逻辑门组成，可以实现二进制计数和计数器的复位等功能。

在本次实验中，我们学习了计数器的基本原理和应用，并进行了相关实验。

首先，我们学习了计数器的基本原理。

计数器是由触发器组成的，触发器是一种存储器件，可以存储一个二进制位。

当触发器的输入发生变化时，输出也会相应地改变。

通过将多个触发器连接在一起，我们可以构建一个多位的计数器。

计数器的工作原理是通过触发器的状态变化来实现计数的功能。

在实验中，我们使用了74LS163型计数器芯片进行了实验。

该芯片是一个4位二进制同步计数器，可以实现二进制计数和计数器的复位功能。

我们通过连接适当的电路，将计数器与LED灯和开关相连，以便观察计数器的工作状态。

在实验过程中，我们首先进行了二进制计数实验。

通过连接计数器的输出引脚和LED灯，我们可以观察到计数器的计数过程。

当计数器的计数值增加时，LED灯的亮灭状态也会相应地改变。

通过这个实验，我们更加深入地理解了计数器的工作原理和二进制计数的特点。

接下来，我们进行了计数器的复位实验。

通过连接计数器的复位引脚和开关，我们可以实现计数器的复位功能。

当按下开关时，计数器的计数值会被清零，重新开始计数。

这个实验展示了计数器的复位功能，可以在需要重新计数的情况下使用。

除了基本的计数功能，计数器还可以应用于其他领域。

例如，在数字电子钟中，计数器可以用来计算时间，并驱动显示器显示时间。

在计算机中，计数器可以用来计算指令的执行次数，以及实现定时器和计时器等功能。

计数器的应用非常广泛，是电子领域中不可或缺的重要元件。

通过本次实验，我们对计数器的原理和应用有了更深入的了解。

计数器是一种常见的电子元件，可以实现二进制计数和计数器的复位等功能。

在实际应用中，计数器有着广泛的应用，可以用于计算时间、指令执行次数等。

通过学习和实验，我们对计数器的工作原理和应用有了更深入的认识，为我们今后的学习和应用打下了坚实的基础。

计数器及其应用实验报告计数器及其应用实验报告引言：计数器是一种常见的数字电路元件，用于计数和记录特定事件的发生次数。

计数器在电子设备中广泛应用，如时钟、计时器、频率计等。

本实验旨在通过设计和实现一个简单的计数器电路，探索计数器的原理和应用。

实验目的：1. 理解计数器的基本原理和工作方式；2. 掌握计数器的设计和实现方法；3. 熟悉计数器在数字电路中的应用。

实验器材：1. 74LS74型D触发器芯片；2. 74LS47型BCD-七段译码器芯片；3. 七段数码管；4. 连接线、电源等。

实验步骤：1. 连接电路：将D触发器芯片和BCD-七段译码器芯片按照电路图连接。

将七段数码管连接到译码器芯片的输出端口。

2. 设置初始状态：将D触发器的D端口和清零端口连接到高电平（Vcc），将时钟端口连接到脉冲发生器。

将BCD-七段译码器芯片的输入端口连接到D触发器的输出端口。

3. 测试计数器：通过调节脉冲发生器的频率，观察七段数码管的显示变化。

可以尝试不同的频率，观察计数器的计数速度。

实验结果：1. 当脉冲发生器频率较低时，七段数码管的显示会逐个数字递增，较慢。

2. 当脉冲发生器频率适中时，七段数码管的显示会快速变化，呈现出连续计数的效果。

3. 当脉冲发生器频率过高时，七段数码管的显示会变得模糊，无法分辨数字。

实验分析：1. 计数器的工作原理：D触发器是计数器的基本构建模块，通过时钟信号的触发，将输入信号存储并输出。

BCD-七段译码器将二进制计数器的输出转换为七段数码管的显示。

2. 计数器的应用：计数器广泛应用于时钟、计时器、频率计等场景中。

通过调节时钟信号的频率，可以实现不同速度的计数功能。

3. 计数器的局限性：计数器的频率受限于时钟信号的稳定性和触发器的响应速度。

过高或过低的频率都会影响计数器的正常工作。

实验总结：通过本次实验，我们深入了解了计数器的原理和应用。

计数器是数字电路中重要的组成部分，它能够记录和计算特定事件的发生次数。

实验七存储过程与触发器实验七存储过程与触发器实验七存储过程与触发器一、建立一个名叫“proc_1”的存储过程，用作查阅学生表的所有信息。

然后调用该存储过程。

二、创建一个名为“proc_2”的存储过程，用于向学生表的所有字段添加一条记录，记录内容由调用时同意。

然后调用该存储过程。

三、创建一个名为“proc_3”的存储过程，用于删除学生表中指定学号的记录，具体学号由调用时同意。

然后调用该存储过程。

四、修改存储过程“proc_3”，用于查询不小于指定成绩的学生的基本信息，具体成绩由调用时同意。

五、选做题：建立一个名叫“proc_4”的存储过程，用作谋一个3十一位整数的反序数。

比如123的反序数为321。

createprocproc_4@aintasdeclare@bint,@cint,@tint,@sintbeginset@t=@a%10select@b=@a/10,@b=@b%10set@c=@a/100set@s=@t*100+@b*10+@cselect@sendgoexecproc_4123六、建立一个名叫“trig_1”的触发器，当向学生表中嵌入记录时，该触发器自动表明学生表的所有信息。

七、修正名叫“trig_1”触发器，当企图向学生表中嵌入、修正或删掉记录时，该触发器自动显示如下信息：“对不起，你无权进行更新操作！”。

八、修正“trig_1”的触发器，当向学生表中修正记录时，该触发器自动表明修正前(deleted)和修改后(inserted)的记录。

九、选做题：建立一个名叫“trig_4”的触发器，当向成绩表嵌入记录时，该触发器自动表明与该记录有关的学生的学号、姓名和班级。

（本题建议建立之前先推论该触发器与否存有）ifexists(selectnamefromsysobjectswherename='trig_4'andtype='tr')droptriggertri g_4gocreatetriggertrig_4on成绩表forinsertasselect学号,姓名,班级from学生表where学号in(select学号frominserted)goinsert成绩表values（“0012”，“02”，80）2、截取图片，填写如下实验过程记录表实验过程记录（特别注意：标示题号）1.2.3.4.。

实验七小规模SSI 计数器及其应用一、实验目的1. 熟悉触发器的逻辑功能。

2. 掌握小规模时序逻辑电路的设计方法、安装及调试。

3. 学会用状态转换表、状态转换图和时序图来描述时序逻辑电路的逻辑功能。

二、实验器件1. 数字信源状态分析实验箱。

2. 74LS00、 74LS20、 74LS74、 74LS112。

3. 双踪示波器、数字万用表。

三、实验原理1、SSI 时序逻辑电路设计原则和步骤：SSI 时序逻辑电路设计原则是:当选用小规模集成电路时,所用的触发器和逻辑门电路的数目应最少,而且触发器和逻辑门电路输入端数目也应为最少,所设计出的逻辑电路应力求最简,并尽量采用同步系统。

同步时序电路设计步骤如下:(1) 根据设计要求，画出状态图和状态表。

(2) 状态编码。

把状态表中各个字符表示的状态规定一个二进制代码，并使代码与各触发器的状态相对应。

(3) 选定触发器的类型。

不同逻辑功能的触发器驱动方式不同，所以用不同类型触发器设计出的电路也不同。

因此，在设计具体电路前必须根据需要选定触发器的类型。

(4) 根据代码形式的状态表和所选用的触发器直接写出输出方程。

或者根据状态表画出每个输出的卡诺图，写出输出方程。

(5) 对照所选触发器的状态方程，画出逻辑电路图。

(6) 检查设计的电路能否自启动。

四、实验内容1.试用 D 触发器和门电路设计一个四位扭环形计数器，并能自启动。

状态转换图如图 10 所示：图 10四位扭环形计数器状态转换图状态转移表为：表 9 四位扭环形计数器状态转移表根据状态转移表画出卡诺图，并确定状态转移方程：图11 四位扭环形计数器卡诺图据此逻辑电路图如下：U1A74LS74N1D21Q5~1Q6~1CLR11CLK 3~1PR4U1B74LS74N2D122Q9~2Q8~2CLR 132CLK 11~2PR10U2A74LS74N1D21Q5~1Q6~1CLR 11CLK 3~1PR4U2B74LS74N2D122Q9~2Q8~2CLR132CLK 11~2PR10V110kHz 5VU4A7408NVCC5.0VU3A 7432NXLA1C Q T1F图 12 四位扭环形计数器逻辑电路图由图12四位扭环形计数器逻辑电路图可得仿真结果如下图：图13 四位扭环形计数器仿真结果由图12四位扭环形计数器逻辑电路图和图13四位扭环形计数器仿真结果可得：电路可以自启动。

实验七微程序控制器的实现实验一、实验目的和要求1、掌握时序信号发生电路组成原理。

2、掌握微程序控制器的设计思想和组成原理。

3、掌握微程序的编制、写入，观察微程序的运行。

二、实验内容1、实验原理实验所用的时序电路原理如图7-1所示，可产生4个等间隔的时序信号TS1～TS4，其中SP为时钟信号，由实验机上时钟源提供，可产生频率及脉宽可调的方波信号。

学生可根据实验要求自行选择方波信号的频率及脉宽。

为了便于控制程序的运行，时序电路发生器设计了一个启停控制触发器UN1B，使TS1～TS4信号输出可控。

图中“运行方式”、“运行控制”、“启动运行”三个信号分别是来自实验机上三个开关。

当“运行控制”开关置为“运行”，“运行方式”开关置为“连续”时，一旦按下“启动运行”开关，运行触发器UN1B的输出QT一直处于“1”状态，因此时序信号TS1～TS4将周而复始地发送出去；当“运行控制”开关置为“运行”，“运行方式”开关置为“单步”时，一旦按下“启动运行”开关，机器便处于单步运行状态，即此时只发送一个CPU周期的时序信号就停机。

利用单步方式，每次只运行一条微指令，停机后可以观察微指令的代码和当前微指令的执行结果。

另外，当实验机连续运行时，如果“运行方式”开关置“单步”位置，也会使实验机停机。

2、微程序控制电路与微指令格式①微程序控制电路微程序控制器的组成见图7-2，其中控制存储器采用3片E2PROM 2816芯片，具有掉电保护功能，微命令寄存器18位，用两片8D触发器74LS273（U23、U24）和一片4D触发器74LS175（U27）组成。

微地址寄存器6位，用三片正沿触发的双D触发器74LS74（U14～U16）组成，它们带有清“0”端和预置端。

在不进行判别测试的情况下，T2时刻打入微地址寄存器的内容即为下一条微指令地址。

当T4时刻进行测试判别时，转移逻辑满足条件后输出的负脉冲通过强置端将某一触发器置为“1”状态，完成地址修改。

实验七 中规模集成计数器的应用一、实验目的1．熟悉中规模集成电路计数器的功能及应用。

2．进一步熟悉数字逻辑实验箱中的译码显示功能。

二、实验原理计数器是一种中规模集成电路，其种类有很多。

如果按照触发器翻转的次序分类，可分为同步计数器和异步计数器两种；如果按照计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种；如果按照计数器进位规律又可分为二进制计数器、十进制计数器、可编程N 进制计数器等多种。

常用计数器均有典型产品，不须自己设计，只要合理选用即可。

本实验选用四位二进制同步计数器74LS161做计数器，该计数器外加适当的反馈电路可以构成十六进制以内的任意进制计数器。

图1是它的逻辑符号，它除了具有二进制加法计数功能外，还具有预置数、清零、保持的功能。

图中LD 是预置数控制端，0D 、1D 、2D 、3D 是预置数据输入端，r C 是清零端，T CT 、P CT 是计数器使能控制端，0C 是进位信号输出端，它的主要功能有：（1）异步清零功能 若r C =0(输出低电平)，则输出0Q 1Q 2Q 3Q ＝0000，与其它输入信号无关，也不需要CP 脉冲的配合，所以称为“异步清零”。

（2）同步并行置数功能 在r C ＝1，且LD ＝0的条件下，当CP 上升沿到来后，触发器0Q 1Q 2Q 3Q 同时接收0D 1D 2D 3D 输入端的并行数据。

由于数据进入计数器需要CP 脉冲的作用，所以称为“同步置数”，由于4个触发器同时置入，又称为“并行”。

（3）保持功能 在r C ＝LD ＝1的条件下，T CT 、P CT 两个使能端只要有一个低电平，计数器将处于数据保持状态，与CP 及0D 1D 2D 3D 输入无关。

（4）计数功能 当r C ＝LD ＝T CT ＝P CT ＝1时，电路为四位二进制加法计数器。

在CP 脉冲作用下，电路按自然二进制递加，状态变化在0000～1111间循环。

74LS161的功能表详见表一所示。

实验七触发器及其应用实验一、实验概述本实验是通过使用74LS00、74LS74和74LS76来实现RS触发器、D触发器、JK 触发器以及T触发器的功能。

二、实验目的1、掌握基本RS、JK、T和D触发器的逻辑功能2、掌握集成触发器的功能和使用方法3、熟悉触发器之间相互转换的方法三、实验预习要求1、复习有关触发器内容，熟悉有关器件的管脚分配2、列出各触发器功能测试表格3、参考有关资料查看74LS00、74LS74和74LS76的逻辑功能四、实验原理在实际的数字系统中往往包含大量的存储单元，而且经常要求他们在同一时刻同步动作，为达到这个目的，在每个存储单元电路上引入一个时钟脉冲（CLK）作为控制信号，只有当CLK到来时电路才被“触发”而动作，并根据输入信号改变输出状态。

把这种在时钟信号触发时才能动作的存储单元电路称为触发器，以区别没有时钟信号控制的锁存器。

触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成多种电路的最基本逻辑单元。

1、RS触发器RS触发器是构成其它各种功能触发器的基本组成部分。

又称为基本RS触发器。

结构是把两个与非门或者或非门G1、G2的输入、输出端交叉连接，如图7.4-1所示。

图7.4-1 RS触发器2、D触发器D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路，如图7.4-2所示。

在数字系统和计算机中有着广泛的应用。

触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。

JK触发器是数字电路触发器中的一种基本电路单元，如图7.4-3所示。

JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。