当前位置：文档之家 › VHDL的串行同步通信SPI设计

VHDL的串行同步通信SPI设计

  • 格式：doc
  • 大小：310.50 KB
  • 文档页数：15

课程设计课程名称_电子技术综合设计与实训题目名称基于VHDL的串行同步通信SPI设计学生学院_ 自动化____________专业班级_电子信息科学与技术____学号__3107001554__________学生姓名____陈振添_____________指导教师____蔡述庭__________2009年12 月21 日广东工业大学课程设计任务书题目名称基于VHDL的串行同步通信SPI设计学生学院自动化专业班级电子信息科学与技术姓名陈振添学号3107001554一、课程设计的内容设计一个同步串行通讯SPI二、课程设计的要求与数据设计要求包括：1.深入了解串行通信的方案内容和协议，思考设计方法。

2.设计串行通信方案，并写好传输程序VHDL。

3.下载到DE2板调试，检测其可行性。

三、课程设计应完成的工作1. 利用VHDL语言编程实现SPI；2. 利用DE2板对所设计的思想进行验证；3. 总结VHDL设计结果，撰写课程设计报告。

四、课程设计进程安排五、应收集的资料及主要参考文献[1] PIC单片机原理及应用（第3版）北京航天航空大学出版社[2] 黄智伟，王彦·FPGA系统设计与实践[M]·北京：电子工业出版社，2005发出任务书日期：年月日指导教师签名：计划完成日期：年月日基层教学单位责任人签章：主管院长签章：摘要本设计是用Quartus作为开发环境，以DE2板为硬件平台实现的SPI同步串行通讯。

设计过程方便。

根据接收和发送两个主要部分实现了SPI的基本功能。

此外，该设计还实现了波特率发生器，数码管显示的功能。

用DE2板实现具有电路简洁，开发周期短的优点。

充分利用了EDA设计的优点。

开发过程用了VHDL硬件描述语言进行描述，从底层设计，分模块进行，充分提高了设计者的数字逻辑设计的概念。

关键词：SPI，同步串行通讯，Quartus，DE2板，VHDL硬件描述语言。

目录1引言 (6)2 SPI简介 (6)2.1SPI协议和工作原理 (6)2.2波特率 (7)3 模块设计 (7)3.1顶层模块RTL综合 (7)3.2波特率发生器模块 (9)3.3SDO数据发送模块 (10)3.4SDI数据接收模块 (11)3.5数码管显示模块 (12)4实验验证 (13)4.1实验验证方案选择 (13)4.2实验现象 (13)5 结论与问题讨论 (13)5.1完成设计要求的程度 (13)5.2遇到的问题及解决方法 (14)5.3存在的不足及改进思路 (14)5.4心得体会 (14)参考文献 (15)1引言串行扩展通信接口是器件间进行数据交换的平台和重要渠道。

主控同步串行通信模块主要应用于系统内部近距离的串行通讯，如SPI,I^C等。

SPI是英文Serial Peripheral Interface的缩写，中文意思是串行外围设备接口，SPI是Motorola公司推出的一种同步串行通讯方式，是一种三线同步总线，因其硬件功能很强，与SPI有关的软件就相当简单，使CPU有更多的时间处理其他事务。

2 SPI简介2.1 SPI协议和工作原理顾名思义，串行接口的数据传输方式是串行的，即数据是一位一位地进行传输虽然串行接口的传输方式导致其传输速度会比较慢，但是它却具有较强的抗干扰能力，并能有较长的传输距离，RS232口的最大传输距离为15m。

SPI接口主要应用在EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。

SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议，比如AT91RM9200. SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。

也是所有基于SPI的设备共有的，它们是SDI（数据输入），SDO（数据输出），SCK（时钟），CS（片选）。

（1）SDO - 主设备数据输出，从设备数据输入（2）SDI - 主设备数据输入，从设备数据输出（3）SCLK - 时钟信号，由主设备产生（4）CS - 从设备使能信号，由主设备控制其中CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效。

这就允许在同一总线上连接多个SPI设备成为可能。

接下来就负责通讯的3根线了。

通讯是通过数据交换完成的，这里先要知道SPI是串行通讯协议，也就是说数据是一位一位的传输的。

这就是SCK时钟线存在的原因，由SCK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。

数据输出通过SDO线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。

完成一位数据传输，输入也使用同样原理。

这样，在至少8次时钟信号的改变（上沿和下沿为一次），就可以完成8位数据的传输。

SPI是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。

假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。

那么第一个上升沿来的时候数据将会是sdo=1；寄存器中的10101010左移一位，后面补入送来的一位未知数x，成了0101010x。

下降沿到来的时候，sdi上的电平将锁存到寄存器中去，那么这时寄存器=0101010sdi，这样在8个时钟脉冲以后，两个寄存器的内容互相交换一次。

这样就完成里一个spi时序。

2.2波特率这是一个衡量通信速度的参数。

它表示每秒钟传送的bit的个数。

例如300波特表示每秒钟发送300个bit。

当我们提到时钟周期时，我们就是指波特率例如如果协议需要4800波特率，那么时钟是4800Hz。

这意味着串口通信在数据线上的采样率为4800Hz。

通常电话线的波特率为14400，28800和36600。

波特率可以远远大于这些值，但是波特率和距离成反比。

串行口每秒发送或接收数据的码元数为传码，单位为波特，也叫波特率。

若发送或接收一位数据所需时间为T，则波特率为1 ／T，相应的发送或接收时钟为1 ／T Hz 。

发送和接收设备的波特率应一致。

位同步是实现收发双方的码元同步，由数据传输系统的同步控制电路实现。

发送端由发送时钟的定时脉冲对数据序列取样再生，接收端由接收时钟的定时脉冲对接收数据序列取样判断，恢复原来的数据序列。

因此，接收时钟和发送时钟必须同频同相，这是由接收端的定时提取和锁相环电路实现的。

传码率与位同步必须同时满足。

否则，接收设备接收不到有效信息。

3 模块设计3.1 顶层模块RTL综合顶层文件设计，将波特率发生模块，数据发送模块，数据接收模块，和数码显示模块通过例化语句组合成总的顶层模块。

其中数据发送模块为并行输入串行输出模块，在时钟的上升沿发送一位数据，共需要8个时钟脉冲即可发送完一字节数据。

数据接收模块为串行输入并行输出模块，串行输入的数据来自数据发送模块，在时钟的上升沿接收数据，即由“自己发送的数据自己同步接收”来模拟主从器件间数据的全双工传输。

数码管显示模块则是循环显示0~8数字，每循环一次代表传输完一字节。

以下是顶层模块VHDL源程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity spi isport(clk,stop,load: in std_logic;data_in: std_logic_vector(7 downto 0 );deng_out : out std_logic_vector(7 downto 0 );shuma_out : out std_logic_vector(6 downto 0 ));end spi;architecture one of spi iscomponent sdiport(clk_sdi : in std_logic;sdi_in : in std_logic;load : in std_logic;shuma:out integer range 0 to 8;sdi_out : out std_logic_vector(7 downto 0 ));end component;component sdoport(clk_sdo,load : in std_logic;sdo_in : in std_logic_vector(7 downto 0);sdo_out : out std_logic);end component;component SHUMGport(num:in INTEGER RANGE 0 TO 8;dout:out std_logic_vector(6 downto 0));end component;component fenpinport(clk,stop:in std_logic;clok:out std_logic);end component;signal A,B : std_logic;signal C : INTEGER range 0 to 8;beginu1:sdi port map(sdi_out=>deng_out,clk_sdi=>A,sdi_in=>B,shuma=>C,load=>load); u2:sdo port map(sdo_out=>B,sdo_in=>data_in,load=>load,clk_sdo=>A);u3:SHUMG port map(dout=>shuma_out,num=>C);u4:fenpin port map(clk=>clk,stop=>stop,clok=>A);end one ;综合后为：3.2波特率发生器模块由于SPI同步串行通讯的缺点是波特率不高，通常常用的SPI波特率有2400，4800，9600，19200等比较低的波特率，晶振的频率一般都比较高，需要分频后才能供给SPI使用。

假设采用6MHZ的晶振作为外部时钟，那么要产生9600波特率的时钟信号，则需要对6MHZ 的时钟进行625分频。

除此之外，为了提高接收电路接收数据的准确度，采取“过采样法”对发送来的同一个数据进行多次采样，这里对数据进行三次采样取平均值。

输入 6 MHz 的时钟，经过计数分频后得到9 6 0 0 Hz的接收时钟信号和脉冲出现的频率是波特率的3倍的采样时钟信号。

合集下载

第五讲 SPI操作

第五讲 SPI操作

也许，昨晚你刚看完前面的四讲，学到了VHDL编程的基本功。

结果，第二天一早“老板”需要你接手某项目上的CPLD编程，其中就包括今天要讲解的AT93C46存储芯片的VHDL驱动。

首先，这个芯片采用的是“三线串行接口”，兼容SPI接口。

所谓的SPI就是Serial Peripheral interface的缩写，即串行外围设备接口，是Motorola公司推出的三线同步接口，一种高速的，全双工，同步的通信总线。

该总线广泛应用于EEPROM，FLASH，实时时钟，AD转换器，数字信号处理器（DSP）、数字信号解码器、单片机和诸如ARM 等高端的微处理器中。

所以，这个接口的用处很广，掌握了这类接口操作的操作方法对我们以后的学习有很大的帮助。

我们先了解一下SPI的一些基本知识点。

SPI以主从方式工作，这种模式通常有一个主设备和一个或多个从设备。

进行数据传输时需要如下的信号线：MOSI，MISO，SCK，SS（多个从设备时需要）。

（1）MOSI–主设备数据输出，从设备数据输入（2）MISO–主设备数据输入，从设备数据输出（3）SCK–时钟信号，只能由主设备产生，也就是说谁产生SCLK，谁就是主设备（4）SS–从设备使能信号，由主设备控制如下图是一对一的硬件连接框图：SPI接口在内部硬件实现上就是两个简单的移位寄存器：在主器件产生的SS信号和SCK脉冲下，按位传输，高位在前，低位在后（具体器件应用时的时序可能会变化，这也就是所谓的兼容SPI）。

如在下图中，数据在SCLK的下降沿改变，在SCLK上升沿被采样。

简单了解SPI后，我们再看详细的看其手册，获取对我们有用的信息。

ATMEL公司生产的93C46芯片有1K bit的存储空间，有8位和16位数据模式可选择，即1K bit的存储可分为128×8或64×16，它的电压范围是2.7V到5.5V和1.8V到5.5V，在5V的电压下最高时钟频率可以达到2M，芯片可以进行一百万次的擦写，数据可以保存一百年。

基于FPGA的千兆以太网端口通信的设计

基于FPGA的千兆以太网端口通信的设计


设计思路
设计需求：本次演示旨在设计一个具有十个端口的千兆以太网接口，以满足 高数据传输速率和多任务处理的需求。
设计原理：基于FPGA的十端口千兆以太网接口的设计原理是利用FPGA的并行 处理能力，将十个千兆以太网物理层（PHY）芯片与FPGA集成在一起，实现高速 数据传输。
逻辑实现：通过FPGA编程语言（如VHDL或Verilog）实现逻辑设计，完成十 个端口的千兆以太网接口的配置和管理。
另外，我们还需要定义一个以太网帧的发送模块。该模块包括一个外部存储 器接口、一个封装模块和一个曼彻斯特编码器。当需要发送一个数据帧时，外部 存储器接口会从存储器中读取数据并将其传递给封装模块。封装模块会将数据封 装成一个以太网
帧，然后将其传递给曼彻斯特编码器。曼彻斯特编码器会将数字信号转换为 模拟信号，以便在物理层上进行传输。
结论
基于FPGA的十端口千兆以太网接口的设计与实现具有重要的应用价值和优势。 在硬件设计中，通过选用高性能的PHY芯片和优化信号完整性分析等措施，提高 了数据传输的稳定性和可靠性。在软件设计中，实现了以太网协议栈和TCP/IP协 议，
并添加了异常处理机制。经过严格的测试和验证，设计的接口具有高性能、 高稳定性、高可靠性等特点，适用于各种需要多端口千兆以太网连接的应用场景。
我们将FPGA中的数据通过SGMII接口传输到以太网控制器中，或者将从以太 网控制器中接收到的数据传递给FPGA处理。
五、SPI接口设计
SPI接口用于在FPGA和外部存储器之间进行数据传输。在设计中，我们使用 了一种同步串行通信协议来实现数据传输。该协议使用一根时钟线和多根数据线 来传输数据，具有简单、高速和可靠等优点。我们将需要保存的数据通过SPI接 口存储到一个外部存储
基于VHDL的串行同步通信SPI设计

基于VHDL的串行同步通信SPI设计

基于VHDL的串行同步通信SPI设计串行同步通信(SPI)是一种常用的通信协议，用于在集成电路中进行片内通信。

它是一种全双工的通信方式，通过四根信号线来传输数据：SCLK(时钟线)，MOSI(主设备输出从设备输入线)，MISO(主设备输入从设备输出线)和SS(片选线)。

SPI采用主从架构，其中主设备控制通信时序，并负责发起数据传输。

从设备在主设备的指令下进行相应操作并传输数据。

以下是一个基于VHDL的串行同步通信SPI的设计，包括主设备和从设备两部分。

主设备部分:```library ieee;use ieee.std_logic_1164.all;entity spi_master isportCLK: in std_logic; -- 时钟线MOSI: out std_logic; -- 主设备输出从设备输入线MISO: in std_logic; -- 主设备输入从设备输出线SS: out std_logic; -- 片选线data_out: out std_logic_vector(7 downto 0); -- 发送数据data_in: in std_logic_vector(7 downto 0); -- 接收数据valid: out std_logic -- 有效数据标志位end spi_master;architecture behavioral of spi_master istype state_type is (idle, send_data, receive_data); signal state: state_type;signal count: integer range 0 to 7;signal tx_data: std_logic_vector(7 downto 0);signal rx_data: std_logic_vector(7 downto 0);beginprocess (CLK)beginif rising_edge(CLK) thencase state iswhen idle =>if SS = '0' thenstate <= send_data;count <= 0;tx_data <= data_out;end if;when send_data =>MOSI <= tx_data(count); -- 发送数据位count <= count + 1;if count = 7 thenstate <= receive_data;end if;when receive_data =>rx_data(count) <= MISO; -- 接收数据位count <= count - 1;if count = 0 thenstate <= idle;valid <= '1';data_in <= rx_data;end if;end case;end if;end process;end behavioral;```从设备部分:```library ieee;use ieee.std_logic_1164.all;entity spi_slave isportCLK: in std_logic; -- 时钟线MOSI: in std_logic; -- 主设备输出从设备输入线MISO: out std_logic; -- 主设备输入从设备输出线SS: in std_logic; -- 片选线data_in: in std_logic_vector(7 downto 0); -- 接收数据data_out: out std_logic_vector(7 downto 0); -- 发送数据valid: in std_logic -- 有效数据标志位end spi_slave;architecture behavioral of spi_slave istype state_type is (idle, receive_data, send_data);signal state: state_type;signal count: integer range 0 to 7;signal tx_data: std_logic_vector(7 downto 0);signal rx_data: std_logic_vector(7 downto 0); beginprocess (CLK)beginif rising_edge(CLK) thencase state iswhen idle =>if SS = '0' thenstate <= receive_data;count <= 0;end if;when receive_data =>rx_data(count) <= MOSI; -- 接收数据位count <= count + 1;if count = 7 thenstate <= send_data;valid <= '1';data_in <= rx_data;end if;when send_data =>MISO <= tx_data(count); -- 发送数据位count <= count - 1;if count = 0 thenstate <= idle;tx_data <= data_out;end if;end case;end if;end process;end behavioral;```在主设备部分，设计了一个状态机来控制 SPI 的通信过程。

用vhdl语言在cpld上实现串行通信

用vhdl语言在cpld上实现串行通信

用vhdl语言在cpld上实现串行通信一、概述串行通信是现代通信领域中最为常见的一种通信方式。

通过串行通信，现代社会中的各种设备可以以最高效的方式进行数据传输，实现快速、准确的信息交换。

而vhdl语言则是数字电路设计领域中最为常用的一种描述语言，因为vhdl 语言可以描述数字电路的不同行为，对于数字电路的模拟和仿真非常方便。

在本文中，我们将介绍如何使用vhdl语言在cpld 上实现串行通信。

二、串行通信的基本原理串行通信是指在数据传输过程中，数据位是按照顺序一个一个相继传输的。

串行通信的传输速率相对较慢，但是传输距离远，主要是通过数据信号占用两个或者三个核心线来完成的。

串行通信的数据信号一般由三个部分构成：开始位、数据位和停止位。

开始位一般用于启动数据传输，而停止位则用于结束数据传输。

三、vhdl语言概述VHDL（VHSIC Hardware Description Language）是美国国防工业联合会（VHSIC）在80年代末期为了解决数字电路设计中的复杂性而开发的一种硬件描述语言，是一种基于文本的语言。

VHDL语言主要用来描述数字逻辑和数字电路。

VHDL语言本身就是一种结构化的、层次化的语言，可以很好地体现出数字电路的层次关系。

四、使用vhdl语言在cpld上实现串行通信的步骤1、确定串行通信的传输速率和数据格式。

在确定串行通信的传输速率和数据格式之前，需要确定串行通信的基本参数，包括其传输速率、在接收端进行判定数据是否有效的时间程度、以及在发送端和接收端之间互相传输数据的位数。

这些参数对于后续的设计极为重要。

2、编写串行通信的vhdl模块。

在vhdl模块中，需要包括发送和接收两个部分，分别对应于硬件接口中的发送和接收部分。

发送部分主要是将数据按照规定的格式进行串行传输，而接收部分则主要是将串行传输的数据再转换为并行数据。

3、完成vhdl模块的仿真测试。

在完成vhdl模块的设计之后，需要进行仿真测试，以验证vhdl模块的正确性和稳定性。