下载文档原格式
附录一MAX+plusII操作指南完成组合逻辑电路的设计与仿真过程，主要用到以下操作，而且有顺序规定，在编译前需对图形编辑文件保存，并且项目文件必须与图形文件名称一致、保存在同一文件夹，只是后缀不同。
编译正确后才能创建波形文件，波形文件保存后，才能进行仿真，最后进行时序分析。
如中途进行修改，从修改开始的操作步骤要重做一边。
1、建立一个新项目；2、建立一个新的图形输入文件；3、进行图形输入文件的编辑；4、进行项目文件的编译；5、创建波形文件并进行功能仿真；6、进行时序分析。
一、建立一个新项目①启动MAX+plusII：在WINDOWS98界面下，单击开始—程序—Altera—MAX+plusII9.5，进入MAX+plusII9.5管理器窗口，见图1-1。
②用MAX+plusII编译一个设计文件之前，必须先指定一个项目文件，选中File—Project—Name，显示对话框图1-2。
③在Project Name框中，键入项目名，如test1，若改变test1所属子目录，用户可在Directories窗口中修改。
④选择OK，则MAX+plusII9.5窗口标题会变成新的项目名称：MAX+plusIIManager-d:\Max2work\test1。
⑤如已打开一个图形文件，可用菜单File—Project—Set Project To Current File将项目设为与当前图形文件相对应。
注意：换一个电路图，必须重新定义项目名，项目名与文件名必须一致。
图1-1 MAX+plusII9.5管理器窗口图 1-2 建立项目对话框二、 建立一新的图形输入文件在文件菜单中，选中File —New ，出现图1-3对话框New ，New 的对话框供读者选择输入方法：● 图形文件● 符号文件● 文本文件● 波形文件下面介绍的是使用图形输入法。
图1-3新建文件对话框② 选择Graphic Editor file 图形输入文件，选择OK ，则出现一个无名称的图形编辑窗口，如图1-4所示。
附录：Maxplus n基本操作方法图形输入法利用EDA工具进行原理图输入设计的优点是，设计者能利用原有的电路知识迅速入门，完成较大规模的电路系统设计，而不必具备许多诸如编程技术、硬件语言等新知识。
MAX+plusll提供了功能强大，直观便捷和操作灵活的原理图输入设计功能，同时还配备了适用于各种需要的元件库，其中包含基本逻辑元件库（如与非门、反向器、D触发器等）、宏功能元件（包含了几乎所有74系列的器件），以及功能强大，性能良好的类似于IP Core的巨功能块LPM库。
但更为重要的是，MAX+plusll还提供了原理图输入多层次设计功能，使得用户能设计更大规模的电路系统，以及使用方便精度良好的时序仿真器。
以传统的数字电路实验相比为例，MAX+plusIl提供原理图输入设计功能具有显著的优势：*能进行任意层次的数字系统设计。
传统的数字电路实验只能完成单一层次的设计，使得设计者无法了解和实现多层次的硬件数字系统设计；*对系统中的任一层次，或任一元件的功能能进行精确的时序仿真，精度达0.1 ns，因此能发现一切对系统可能产生不良影响的竞争冒险现象；通过时序仿真，能对迅速定位电路系统的错误所在，并随时纠正；*能对设计方案作随时更改，并储存入档设计过程中所有的电路和测试文件；•通过编译和编程下载，能在FPGA或CPLD上对设计项目随时进行硬件测试验证。
•如果使用FPGA和配置编程方式，将不会有如何器件损坏和损耗；符合现代电子设计技术规范。
传统的数字电路实验利用手工连线的方法完成元件连接，容易对学习者产生误导，以为只要将元件间的引脚用引线按电路图连上即可，而不必顾及引线的长短、粗细、弯曲方式、可能产生的分布电感和电容效应以及电磁兼容性等等十分重要的问题。
以下将以一位全加器的设计为例详细介绍原理图输入设计方法 ，但 应该更多地关注设计流程，因为除了最初的图形编辑输入外，其它处理 流程都与文本（如VHDL 文件）输入设计完全一致。
MaxplusII软件CPLD设计入门——基于CPLD的３-８译码器设计一、设计输入：１、软件的启动：单击“开始”进入“程序”选中“Max+PlusII 10.1 BASELINE”，打开“”MaxplusII 软件，如图1-1所示。
图1-1２、启动File\New菜单，弹出设计输入选择窗口，如图1-2所示：图1-2３、选择Graphic Editor File，单击OK，打开原理图编辑器，进入原理图设计输入电路编辑状态，如图1-3所示：图1-3４、设计输入1）放置一个器件在原理图上a、在原理图的空白处双击鼠标左键，出现图1-4。
图1-4b、在光标处输入元件名称（如：input，output，and2，and3，nand2，or2，not，xor，dff等）或用鼠标点击库元件，按下OK即可。
c、如果安放相同的元件，只要按住Ctrl键，同时用鼠标按左键拖动该元件复制即可。
d、一个完整的电路包括：输入端口input、电路元件集合、输出端口output。
e、图1-5为３-８译码器元件安放结果。
图1-5２）添加连线到器件的引脚上：把鼠标移到元件引脚附近，则鼠标自动由箭头变为十字，按住鼠标左键拖动，即可画出连线。
３-８译码器原理图连线后如图1-6所示。
图1-6３）标记输入／输出端口属性分别双击输入端口的“PINNAME”，当变成黑色时，即可输入标记符并回车确认；输出端口标记方法类似。
本译码器的三输入端分别标记为：A、B、C；其八输出端分别为：D0、D1、D2、D3、D4、D5、D6、D7。
如图1-7所示。
图1-7４）保存原理图单击保存按钮图表，对于新建文件，出现类似文件管理器图框，请选择保存路径/文件名称保存原理图，原理图的扩展名为.gdf，本实验中取名为test1.gdf。
（注意：新建项目，一定要建立一个专门的文件夹保存项目文件，在编译过程中将有大量新文件产生。
）５）点击File\Project\Set project to current File设置此项目为当前项目文件，如图1-8所示。
MAXPLUS2使用教程MAXPLUS II 基本使用之二授课时间:2课时授课方式:演示+讲授目的要求:掌握MAXPLUS II软件的基本使用重难点: MAXPLUS II软件的基本使用一、MAXPLUS II的基本操作。
我们以一个二选一的数据选择器的设计为例，通过图形和Verilog-HDL两种方式进行原文件的编辑。
设计实体名为21MUX，有三个输入端A，B，S，分别为数据通路A，数据通路B和选择控制S;有一个输出端Y，为数据输出端。
操作步骤:1.图形方式输入原文件运行MAXPLUS II后，单击菜单“File>New…”，在出现的新建文件窗口中，选择“Graphic Editor file”，在其后的选择框中选择“.gdf ”为扩展名。
单击OK按钮，启动MAXPLUS II图形编辑器。
在上面的图形编辑框中单击右键，在弹出的快捷菜单中选择“Enter Symbol… ”命令，进入Enter Symbol窗口。
在Symbol Library框中双击maxplus2\max2lib\mf所在路径，然后在Symbol Files框中选择21MUX，单击OK按钮。
这时，图形编辑框中出现了一个红框的标名为21MUX的元件。
这就是MAXPLUS II库中自带的一个二选一数据选择器的元件。
按相同方法打开Enter Symbol窗口，双击maxplus2\max2lib\prim所在路径，然后在Symbol Files框中选择input，单击OK按钮。
这时窗口中出现一个红框的输入引脚元件。
按上述方法再输入一个输出引脚元件，其元件名为output。
1接着在按住ctrl键和鼠标左键的同时拖动已有的那个输入引脚元件，在窗口中任意空白处放开。
这样操作一次，就得到已有元件的一个拷贝。
我们在原理图上设置三个输入引脚和一个输出引脚，但这时各输入引脚名称相同，无法区分。
给引脚命名的方法是，用鼠标左键双击引脚的默认引脚名“PIN_NAME”，然后由键盘输入自己的引脚名。
MAXPLUS II 入门介绍授课时间：4课时授课方式：演示+讲授+上机实习目的要求：掌握MAXPLUS II软件的基本使用重难点: MAXPLUS II软件的基本使用一、MAXPLUS II简介MAXPLUS II是美国ALTERA公司自行开发的一种针对其公司生产的FPGA/CPLD的设计、编程、仿真与综合的工具软件，其全称为Multiple Array Matrix and Programmable Logic User System。
MAXPLUS II的主要特点：1．具有开放的界面。
它可与其他EDA厂家的设计输入、综合、验证工具相连接。
目前，MAXPLUS II支持与Cadence，Exemplarlogic，Mentor Graphics，Synopsys，Synplicity，等公司的EDA工具接口。
2.与芯片结构无关性。
MAXPLUS II的编译器支持ALTERA公司的绝大多数FPGA/CPLD器件，实现了与结构无关的可编程逻辑设计环境。
3.多平台适用性。
MAXPLUS II软件可在多种PC机和工作站的操作系统中运行，包括Windows NT 3.51，Windows NT 4.0，Windows 95，Windows 98，Sun SPAC Stations，IBM RISC System/6000等。
4.集成化。
MAXPLUS II把设计输入，仿真、综合等功能集成在同一个环境下，是一个使用非常方便的集成化可编程器件开发系统。
5.丰富的设计库。
MAXPLUS II提供丰富的库单元供设计者使用，其中包括74系列的全部器件和多种特殊的逻辑宏功能（Macro-Function）以及新型的参数化兆功能（Mega-Function）。
6.支持多种描述语言。
MAXPLUS II支持多种硬件描述语言，包括VHDL，AHDL 和Verilog HDL。
7.Megacore功能Megacore功能是为复杂的系统级电路提供的经过验证的HDL 描述，它能使FLEX10K，FLEX8000，FLEX6000，MAX9000，MAX7000等器件实现最优化设计。
数字电子技术综合实验---------MAX+PLUS II快速入门MAX+PLUS II是Altera公司的全集成化可编程逻辑设计环境。
它的界面友好，在线帮助完备，初学者也可以很快学习掌握。
完成高性能的设计。
另外，在进行原理图输入时，可以直接放置74系列逻辑芯片，所以对于普通爱好者来说，即使不使用Altera的可编程器件，也可以把MAX+PLUS II作为逻辑仿真工具，不用搭建硬件电路，即可对自己的设计进行调试，验证。
下面以具体实例介绍MAX+PLUS II V10.0的使用。
功能∙MAX+PLUS II的编译核心支持Altera的FLEX 10K、FLEX 8K、MAX9000、MAX7000、FLASHlogic、MAX5000、Classic系列可编程逻辑器件；∙MAX+PLUS II的设计输入、处理与校验功能一起提供了全集成化的一套可编程逻辑开发工具，可加快动态调试，缩短开发周期；∙MAX+PLUS II支持各种HDL设计输入，包括VHDL、V erilog和Altera的AHDL；∙MAX+PLUS II可与其他工业标准设计输入、综合与校验工具链接。
与CAE工具的接口符合EDIF200和209、参数化模块库（LPM）、V erilog、VHDL及其它标准。
设计者可使用Altera或标准CAE设计输入工具去建立逻辑设计，使用MAX+PLUS II编译器对Altera器件设计进行编译，并使用Altera或其它CAE校验工具进行器件或板级仿真。
MAX+PLUS II支持与Synopsys、Viewlogic、Mentor Graphics、Cadence、Exemplar、Data I/O、Intergraph、Minc、OrCAD等公司提供的工具接口；使用使用MAX+PLUS II进行设计包括四个阶段：设计输入、设计处理、设计验证和器件编程。
下面以一个最简单的例子，用ALTERA的EPLD——EPF10k10实现二分频器，来示范用MAX+PLUS II进行开发的全过程。
数字电子技术综合实验
---------MAX+PLUS II快速入门
MAX+PLUS II是Altera公司的全集成化可编程逻辑设计环境。
它的界面友好，在线帮助完备，初学者也可以很快学习掌握。
完成高性能的设计。
另外，在进行原理图输入时，可以直接放置74系列逻辑芯片，所以对于普通爱好者来说，即使不使用Altera的可编程器件，也可以把MAX+PLUS II作为逻辑仿真工具，不用搭建硬件电路，即可对自己的设计进行调试，验证。
下面以具体实例介绍MAX+PLUS II V10.0的使用。
功能
∙MAX+PLUS II的编译核心支持Altera的FLEX 10K、FLEX 8K、MAX9000、MAX7000、FLASHlogic、MAX5000、Classic系列可编程逻辑器件；
∙MAX+PLUS II的设计输入、处理与校验功能一起提供了全集成化的一套可编程逻辑开发工具，可加快动态调试，缩短开发周期；
∙MAX+PLUS II支持各种HDL设计输入，包括VHDL、V erilog和Altera的AHDL；
∙MAX+PLUS II可与其他工业标准设计输入、综合与校验工具链接。
与CAE工具的接口符合EDIF200和209、参数化模块库（LPM）、V erilog、VHDL及其它标准。
设计者可使用Altera或标准CAE设计输入工具去建立逻辑设计，使用MAX+PLUS II编译器对Altera器件设计进行编译，并使用Altera或其它CAE校验工具进行器
件或板级仿真。
MAX+PLUS II支持与Synopsys、Viewlogic、Mentor Graphics、Cadence、Exemplar、Data I/O、Intergraph、Minc、OrCAD等公司提供的工具接口；
使用
使用MAX+PLUS II进行设计包括四个阶段：设计输入、设计处理、设计验证和器件编程。
下面以一个最简单的例子，用ALTERA的EPLD——EPF10k10实现二分频器，来示范用MAX+PLUS II进行开发的全过程。
首先启动MAX+PLUS II，进入集成开发环境
运行：maxstart.exe
Editor file (*.gdf)来进行设计输入，这是最方便，最直观的逻辑输入方法
选择“OK”进入编辑状态
接着输入逻辑元件，在编辑区的空白处双击鼠标。
在Symbol Name栏输入dff,表示D触发器
选择“OK”，D触发器就被放在编辑区内。
放置器件时，在Symbol Libraries 框中选择prim库，就可以选择常用的门器件；在Symbol Libraries框中如选择mf库，就可以选择常用的74系列逻辑芯片。
下面再放一个反相器not：
在反相器上按鼠标右键，将反相器旋转180度
下面放置I/O脚，输入脚：input，输出脚：output。
常用器件名称prim库（三态门->btri;与门->and2,and3..；与非门->band2,..；或门->or2,or3..,异或门->xor,非门->not,D触发器->dff, dffe带有使能端；JK 触发器->jkff..；T触发器->tff;输入->input;输出->output;mf库
(74ls161->74161;74ls290->74290;.. 依次对应)，注意在设计时只用在器件的输出部分才可以用三态门，逻辑电路的内部不要使用三态门，这是由器件结构所决定的，可参看数电关于cpld,fpga结构部分）。
鼠标移动到器件的端上就变小十字，拖动即可画线，如图连接
在PING_NAME上单击，选edit pin name 编辑管脚名为clk,clr、q1,q0.
好了，设计输入告一段落，将设计文件存盘，file->Save as–>count4.gdf
编译
上面已经完成了原理图的输入，需要给设计指定一个工程名，选择
File->Project->Set Project to Current File，将当前工程名设为当前文件名
下面定义器件，即定义用哪种器件来实现设计，选择Assign->Device，在弹出窗口中选择FLEX10K系列的EPF10K10LC84-4，确认。
注：若找不到EPF10K10LC84-4，请将上图show only fastest speed grades前面的√去掉，就可找到EPF10K10LC84-4。
准备开始编译，选择MAX+plus II->Compiler，弹出编译窗口，按Start 开始编
译
便宜后的管脚分配图，可看到我们定义的管脚clk,clr,q1和q0。
分配I/O脚
上面MAX+PLUS II完成了编译，把我们定义的I/O脚自动分配给了器件EPF10K10LC84-4，也许你对MAX+PLUS II自动分配的管脚不满意，没关系，自己定义，选择MAX+plus II->Floorplan Editor，进入底层编辑工具，再选择Layout->Device View和Layout->Current Assignments Floorplan，显示当前的管脚分配情况。
可看到EPF10K10的底层图，右上角为Unassigned Nodes & Pins 如果不满意当前分布，选1所至图标-〉选中该管脚-〉单击右键->delete.该管脚将出现在右上角为Unassigned Nodes &Pins，你可以直接将Unassigned Nodes & Pins中的管脚拖到适的地方，当对应管脚出现对应字符<none@xx(I/O)时,松开左键，放置成功。
然后需要按前面所述将工程重新编译一遍，在rpt报告文件里可以看到新定义的管脚分配图,在原理图中也可看到重新分配后的管脚。
（注意，一般只有标有（I/0,DATAx）的引脚，是用户可用的，否则会出现编
译错误，全局时钟最好定义在1脚上，全局清零定义在3脚上）。
仿真
设计已经完成，但功能是否完全正确呢？只要进行一下仿真就能知道
首先，要编辑一个波形文件，打开MAX+plus II->Waveform Editor
下面开始输入要仿真的信号名称，在文件空白处击右键选Enter Node From SNF，在弹出的对话框中按Lis t按钮，可以看到我们前面定义的I/O：clk,clr,q1,q0按=>选择要增加的Nodes，把clk,clr,q1,q0都加入，确定，in、out出现在Wave Editor中。
然后确定仿真的时长，选择File->End Time，输入1us，确定.还需要确定仿真的最小时间单位，选择Option->Grid Size，输入10ns，确定。
按clr的图标，选中信号clr，在左侧的工具按钮上选择1或0赋值
可选为全1或0 ，也可用鼠标单击拖动任选一段变为黑色即可赋值。
选clk信号，击时钟图标，赋时钟。
在弹出的对话框中按确认，用左侧工具调整显示比例。
将波形文件存盘为count4.scf，选择MAX+plus II->Simulator调入仿真器.直接按Start启动仿真，仿真结束后按Open SCF，可以看到仿真结果
可以看出q1,q0脚输出正确，实现了4分频计数，另外，输出和输入之间的实际时延也被仿真出来了
重新打开count4.gdf文件。
File->Creat defaut symbol
生成count4模块供以后调用，在新的xx.gdf文件中便可作为元件调用。
编程
至此，一个设计已经全部完成，你可以在设计目录下找到生成的编程文件*.pof，要将它实现需要对EPF10K10进行编程，最方便又廉价的方法是用Altera 的ByteBlaster下载电缆将编程文件.pof从电脑的并行口直接写入器件。
选择MAX+plus II->Programmer，第一次要选择Options->Hardware Setup，如下配置硬件
可以看到count4.pof已经自动被Programmer选中了
这时，确认硬件正确连接，目标板电源打开，按下Configure即可开始对目标板上的器件进行编程了。
编程完毕后，可以按定义的输入输出验证电路了。
以上尽是简单实用的一个流程，面很窄，涉及其它部分，可借阅图书馆与
EDA,VHDL,数字系统设计类书学习软件使用。
编程成功，可连线实验了。
