基于FPGA的嵌入式双核系统设计

基于FPGA的嵌入式系统探究

[摘要]：嵌入式系统是以应用为中心，软硬件可裁减的，适应应用系统对功能、可靠性、成本、体积、功耗等综合性严格要求的专用计算机系统。本文主要是基于fpga现场可编程门阵列技术，从系统架构、特点等方面介绍了嵌入式系统，希望为其进一步发展打下基础。

[关键词]：fpga芯片 嵌入式系统 嵌入式微处理器

一、引言

嵌入式系统几乎包括了生活中的所有电器设备，如掌上pda、移动计算设备、电视机顶盒、手机上网、数字电视、多媒体、汽车、微波炉、数字相机、家庭自动化系统、电梯、空调、安全系统、自动售货机、蜂窝式电话、消费电子设备、工业自动化仪表与医疗仪器等。

二、嵌入式系统简介

嵌入式系统是以应用为中心，软硬件可裁减的，适应应用系统对功能、可靠性、成本、体积、功耗等综合性严格要求的专用计算机系统。简单地说，嵌入式系统集系统的应用软件与硬件于一体，类似于pc中bios的工作方式，具有软件代码小、高度自动化、响应速度快等特点，特别适合于要求实时和多任务的体系。嵌入式系统主要由嵌入式处理器、相关支撑硬件、嵌入式操作系统及应用软件系统等组成，它是可独立工作的“器件”。

嵌入式系统的硬件部分，包括处理器，微处理器、存储器及外设器件和i/o端口、图形控制器等。嵌入式系统有别于一般的计算机处理系统，它不具备像硬盘那样大容量的存储介质，而大多使用eprom、eeprom或闪存(flash memory)作为存储介质。软件部分包括操作系统软件(要求实时和多任务操作)和应用程序编程。应用程序控制着系统的运作和行为；而操作系统控制着应用程序编程与硬件的交互作用。

三、嵌入式微处理器

嵌入式系统的核心是嵌入式微处理器。嵌入式微处理器具有以下特点：

对实时和多任务有很强的支持能力，能完成多任务并且有较短的中断响应时间，从而使内部的代码和实时操作系统的执行时间减少到最低限度；

具有功能很强的存储区保护功能，这是由于嵌入式系统的软件结构已模块化，而为了避免在软件模块之间出现错误的交叉作用，需要设计强大的存储区保护功能，同时也有利于软件诊断；

第 1 页 共 3 页 基于FPGA的芯片设计及其应用

过去，行业向来关注的两个目标是缩小体积和提高速率。近 40年来，对这些目标的追求促使行业进展符合摩尔定律，性能和密度每18个月翻倍。导致技术高速进展，蕴育了计算机革命、互联网革命以及现在的无线通信革命。但同时也为此付出了代价。一种代价是物理上的。工艺技术上的每一次长进都使得芯片晶体管的“关断”增强，也就是待机功耗在增强。另一代价是金钱。每一工艺节点的开发成本呈指数增强。

在芯片设计中的优势是节省成本

65nm和后续工艺节点上需要考虑的是合理的资金分配，而ASIC设计办法成本高，预期收益回报较低。设计人员应仔细考虑用法现场可编程门阵列(FPGA)。这些器件解决了当今设计人员濒临的功耗问题，有较好的ROI。

FPGA设计的研发成本要比ASIC低几个数量级，开发人员设计FPGA时，不用面向数百万美元的模板成本，不需要在晶体管级单元布局布线上的高级专业技能，也不需要昂贵的自动设计工具和工艺库。

FPGA的可编程能力还避开了今后大量的研发开支。在产品生命周期中，假如需要在已有设计中加入新功能，对FPGA重新举行编程便可以容易地实现功能改进。而对ASIC设计举行极小的改动也需要在新模板上投入大量人力物力。

熟悉到可编程优点的开发人员可能会考虑基于处理器的ASIC设计办法。在这一方面，FPGA同样具有优势。可编程规律在实现功能上效率要比软件高得多，和基于处理器的设计相比，不但降低了功耗，而且提高了任务执行速度。在基于处理器的设计中，FGPA确实常常被用作硬件加速器。

各种客户群大量采纳FPGA，使FPGA的产效在消费类设计上和大批量ASIC水平相当。量产也使得FPGA供给商有足够的收益来切实投入研发。结果， FPGA在体系结构、设计和工艺上是目前最先进的技术，足以和最好的ASIC举行竞争。而且，研发上的投入也保证了FPGA成 第 2 页 共 3 页 为功能更强大、质量更好的牢靠器件。

Ｔ　阳ＲｕＭ　

基于ＦＰＧＡ的嵌入式系统概述　

李倩　

（西南交通大学机械工程学院。四川成都６１　１７５６）　

摘　要　主要介绍嵌入式系统的定义、特点、组成及ＦＰＧＡ的基本特性，概述了ＦＰＧＡ实现嵌入式系统的地位和作用，　

综述基于ＦＰＧＡ的嵌入式系统设计方法。基于ＦＰＧＡ的嵌入式系统以其丰富的可编程资源成为系统设计的平台，对可编　

程系统有重要的意义。　关键词嵌入式系统；ＦＰＧＡ　

中图分类号：ＴＰ３９　３　文献标识码：Ａ　文章编号：１６７１－７５９７（２０１４）０９一Ｏ１５２—０１　

嵌入式系统是一种专用的计算机系统，它主要包括四个部　

分，主要是嵌入式操作系统、外围硬件设备、嵌入式微处理器　

和用户的应用程序，是监视控制或者辅助装置、机器和设备运　行的装置。嵌入式系统面向应用，符合应用系统在各方面的严　

格要求，将计算机作为基础，将软件与硬件结合起来，从而最　大程度上的适应应用系统。　

嵌入式系统通常是面向特点应用的，一般情况下，嵌入式　系统设计时需硬件与软件进行结合，设计时要求其减小冗余度，　

从而达到高效。大部分的嵌入式系统其集成度较高，能够将由　

通用计算机和板卡完成的任务高效的集成在处理器芯片上。并　

且，嵌入式系统的体积较小，其高的集成度有利于嵌入式系统　

的小型化。嵌入式系统功耗较低，因为它集合了计算机、电子　

和半导体和其他各个行业的应用系统，所以它的创新性和技术　

密集性不断提高，与网络的紧密度也不断增强。　

嵌入式系统包含两种计算机系统，一是非桌面系统，二是　

服务器系统。结合嵌入式开发时的操作过程与其物理和逻辑上　的模块划分，可以将嵌入式系统划分为以下几个部分：微处理　

器、外围硬件、嵌入式操作系统、应用程序、开发环境。图ｌ　

说明了嵌入式系统中的各个组成部分以及各个组成部分之间的　

关系。　

较件替分　

图Ｉ嵌入式系统的组成　

１　ＦＰＧＡ在嵌入式系统中的作用　

１．１　ＦＰＧＡ的基本特性　

现场可编程门阵列（ＦＰＧＡ）含有丰富的可编程资源，最初　

科技创新　２０１３年第２７期ｌ科技创新与应用　基于ＦＰＧＡ的嵌入式ＣＰＵ的ＶＨＤＬ设计　史展　李占宣ｚ　（１、黑龙江农垦石油化工销售公司，黑龙江哈尔滨１５００３６　２、哈尔滨金融学院计算机系，黑龙江哈尔滨１５００３０）　摘要：提出一种嵌入式ＣＰＵ核的ＶＨＤＬ行为设计方法，是基于指令对数据流流通控制行为的描述。该方法可以快速创建兼容　已有指令集的ＣＰＵ核的ＶＨＤＬ模型，易于修改，提高设计效率。同时介绍兼容８０５１单片机指令的ＣＰＵ的ＶＨＤＬ设计例子，并给　出使用Ａｈｅｒａ　ＱｕａｒｔｕｓｌＩ工具在ＥＰ３Ｃ４０Ｑ２４０Ｃ８Ｎ器件上进行综合实现ＣＰＵ核设计的结果。　关键词：ＦＰＧＡ；嵌入式ＣＰＵ；ＶＨＤＬ；指令；仿真　嵌人式ＣＰＵ的设计是ＳＯＣ设计的核心，在ＦＰＧＡ器件中嵌入　式ＣＰＵ有硬核和软核两种。　１　ＣＰＵ行为模型　ＣＰＵ数据流行为模型是根据ＣＰＵ对数据流的控制行为建立　的，符合自顶向下（Ｔｏｐ—ｔｏ—Ｄｏｗｎ）的全正向设计原则。数据流控制的　行为描述不涉及ＣＰＵ具体的电路结构或总线结构，抽象和概括　ＣＰＵ的行为。　２　ＣＰＵ模块结构　根据ＣＰＵ数据流行为模型，目标器件的写控制、数据源选择和　传输通道选择行为都是由ｉｎｓｔｒ＿ｅｏｄｅ指令码决定的，可用指令译码　模块实现数据流控制行为。　ＲＯＭ的地址ｒｏｍ—ａｄｄｒ连至Ｐｃ寄存器输出，ＲＯＭ的数据线　连接到控制器的数据输入。控制器是一个状态机，ＣＰＵ先从ＲＯＭ读　取并保存指令码和立即数，输出指令码ｉｎｓｔｒ＿ｃｏｄｅ、立即数ｉｎｓ　ｔｒ—　ｄａｔａｌ、立即数ｉｎｓｔｒ—ｄａｔａ２至译码器，然后输出ｉｎｓｔ　ｒｏｐ信号有效，　数据被写入目标器件，完成指令操作，再读取下一条指令。ＣＰＵ中　的寄存器由特殊和通用寄存器组成。为提高程序执行效率和速度，　累加器设计成具有移位功能，Ｐｃ寄存器具有自加功能、Ｐ　Ｃ计数器　和ＤＰＴＲ具有和地址总线相同位宽、标志寄存器ＰＳＷ具有位操作　等功能。通用寄存器Ｒ０一Ｒ７可用分布式ＲＡＭ实现，用块ＲＡＭ实　现双端口ＲＡＭ。ＡＬＵ是１６位运算器，实现１６位加、减、８位乘法运　算和逻辑运算。指令译码模块是一个组合电路，当ＣＰＵ读取新的指　令码Ｉｎｓ　ｔｒ—ｃｏｄｅ后，指令译码模块根据当前的指令选择数据源、　选择数据通道和选择数据写入目标器件。　３设计综合仿真　３．１　Ｋ８０５１单片机软核基本功能和结构　Ｋ８０５１单片机核属于８位复杂指令ＣＰＵ，存储器采用哈佛结　构。指令系统与８０５１／２、８０３１／２等完全兼容，硬件接口也基本相同。　不同之处主要有：　（１）Ｋ８０５１ＣＰＵ是以网表文件的方式存在的，只有通过编译综　合，并载入ＦＰＧＡ中才以硬件的方式工作，而普通８０５１总是以硬件　方式存在的。　（２）Ｋ８０５１ＣＰＵ无内部ＲＯＭ和ＲＡＭ，所有程序ＲＯＭ和内部　ＲＡＭ都必须外接，但仍是在ＦＰＧＡ内部。　（３）以软核方式存在能进行硬件修改和编辑；能对其进行仿真　和嵌人式逻辑分析仪实现实时时序测试；能根据设计者的意愿将　ＣＰＵ、ＲＡＭ、ＲＯＭ、硬件功能模块和接口模块等实现于同一片ＦＰＧＡ　中。　３－２单片机扩展功能模块的ＳＯＣ设计　３．２．１　ＣＰＵ核及其端口信号　８０５１　ＣＰＵ软核在配接上了程序存储器ＲＯＭ和数据ＲＡＭ后就　成为一个完整的８０５１单片机最小系统了。其中的ＣＰＵ８０５１Ｖ１是　８０５１单片机ＣＰＵ核，模块文件是ＣＰＵ８０５１Ｖ１．ｖｑｍ，由ＶＱＭ原码表　述，可用例化方式直接调用。该元件可以与其他不同语言表述的元　件一同综合与编译，该核指令与标准８０５１指令系统完全兼容，外部　总线可以连接２５６字节的“内部”ＲＡＭ和最大至６４Ｋ字节的程序　Ｒ０Ｍ。　３．２．２　ＣＰＵ核工作存储器　为单片机核配置的数据存储器是２５６个字节的ＬＰＭ—ＲＡＭ单　元ｒａｍ２５６。该ＲＡＭ可由内部指令直接访问，显然此ＣＰＵ相当于　８０５２　ＣＰＵ，而配置的程序存储器是４ｋＢ的ＬＰＭ—ＲＯＭ单元ｒｏｍ４ｋｂ。　这个ＲＯＭ的容量最大可设置为６４ｋＢ，Ｃｙｃｌｏｎｅ　ＩＩＩ系列ＦＰＧＡ多数　都能提供足够大的内部ＲＡＭ。综合后，文件代码将自动被编译配置　进ＲＯＭ中。　３．２＿３扩展模块　对于传统的８０５１单片机若需外扩串行并出和并行串出电路模　块，应该与电路模块相接。电路模块可以由７４１６５、７４１６４及一个三　态门组成。连接方式是三态门的输出端口接单片机的Ｐ３．０，三态门　的控制端可以由单片机的Ｐ３．６来控制；当Ｐ３．６＝０时，信号从单片机　的Ｐ３．０输出进入７４１６４的数据输入端；而当Ｐ３．６＝１时，７４１６５的数　据输出至Ｐ３．０。　３．２．４锁相环应用　单片机的时钟信号必须来自锁相环，频率高低可根据实际需要　来确定。例如配合延时程序而选择的主频频率，或在串行通信中特　定波特率所对应的特定的主频频率等。此外，若需高速运算，则可将　时钟频率设得比较高。尽管最高可大于８００ＭＨｚ，但为了确保工作的　稳定性，一般频率不要大于５５０ＭＨｚ。当然，锁相环还能为ＦＰＧＡ中　或外部的其他扩展模块提供品质良好和精确的时钟信号。　３．２．５软件设计与调试　所有硬件电路设计完成后，要为单片机的工作编写软件。　电路系统设计和调试步骤如下：　（１）调入８０５１　ＣＰＵ核：ＣＰＵ８０５１Ｖ１．ｖｑｍ。　（２）调入ＬＰＭ—ＲＯＭ程序存储器，存储量大小可根据应用程序　的大小来决定。　对７４１６５和７４１６４的读写程序如下：　ＳＥＴＢ　Ｐ３．６　；Ｐ３．６＝１：选择ＳＦＴ模块（即７４１６５），读人８　位数据　ＣＬＲ　Ｐ３．５　；当Ｐ３．５＝１时，时钟信号到　ＳＥＴＢ　Ｐ３．５　；把并行输入的８位数据Ｄ［７—０１锁人移位寄　存器　ＣＬＲ　Ｐ３．１　ＳＥＴＢ　Ｐ３．１　；时钟上升沿后锁存Ｏ［７．．０１　ＣＬＲ　Ｐ３．５　ＭＯＶ　ＳＣＯＮ，＃１０Ｈ；设置串口数据读入　ＧＧＧ：　ＪＮＢ　ＲＩ，ＧＧＧ　；检测ＲＩ标志　ＭＯＶ　Ａ，ＳＢＵＦ　ＣＬＲ　ＲＩ　；清０，ＲＩ标志　ＭＯＶ　４４Ｈ，Ａ　；将来自ＦＰＧＡ的８位数据存入４４Ｈ单　兀　ＣＬＲ　Ｐ３．６　；Ｐ３．６＝０：选择７４１６４，输出８位数据　ＭＯＶ　ＳＣＯＮ．加ＯＨ　Ｍ０Ｖ　Ａ，＃５ＢＨ；输出５ＢＨ　ＭＯＶ　ＳＢＵＦ，Ａ　３－３使用逻辑分析仪　ＳｉｇｎａｌＴａｐ　ＩＩ和Ｉｎ—Ｓｙｓｔｅｍ　Ｓｏｕｒｃｅｓ　ａｎｄ　Ｐｒｏｂｅｓ了解系统中某些　硬件模块在单片机软件控制下功能行为的正确性，特别是对ＦＰＧＡ　外部接口电路的控制情况的了解。　４结束语　仿真显示５条指令执行的结果是符合指令功能要求的。每一条　指令执行需要２ｎｓ（３个ｃｌｋ时钟周期），其中ＲＯＭ取指延迟约为　ｌｎｓ，译码延迟约为ｌｎｓ，加法运算延迟约Ｉｎｓ。仿真显示ＣＰＵ时钟　最高频率为８００ＭＨｚ，运行速度超过９０ＭＩＰＳ，是８０５１单片机（时钟　频率为１２ＭＨｚ）的近４００倍。若增加３级指令流水操作，可以使ＣＰＵ　的ＣＰＩ为１，运行速度可以达到２８５ＭＩＰＳ。　参考文献　［１］胡云峰，陈虹，刘明星，等．基于ＦＰＧＡ／ＳＯＰＣ的预测控制器设计与　实现［Ｊ］＿仪器仪表学报，２０１０（６）．　［２】潘松，潘明，黄继业．现代计算机组成原理（第二版）［Ｍ】．科学出版　社，２０１３（１）．　——４３．．