CMOS逻辑门电路图形符号

两P增强型并联,两N增强型串联.-----与非门两P增强型串联,两N增强型并联------或非门PMOS门：低电平导通，高电平截止。

NMOS门：低电平截止，高电平导通。

带缓冲级的COMS门电路其输出电阻、输出高低电平均不受输入端状态的影响，电压传输特性更陡。

使用OD门时，一定要将输出端通过电阻接到电源上。

OD门的特点:1、通过改变V DD2的值,来改变输出高电平V OH的大小;2、OD门的输出管设计尺寸较大，故可以直接驱动小型继电器。

OD门的应用1、实现与或非逻辑Y=(AB)′·(CD)′=(AB+CD)′2、可以作为电平转换电路。

一般CMOS与非门的电平0 ~12V，而TTL门为0 ~ 3.6V。

若需要将CMOS的逻辑电平变为TTL的逻辑电平，只要将负载电阻接到5V电源即可。

3、实现数据采集。

V DD1R LAB Y图3.3.26 OD门工作电路OD门的逻辑符号1、 C=0，C ˊ=1输出V O =0.输入输出之间高阻态，传输门截至。

2、 C=1，C ˊ=0输出V O =V I 。

输入输出之间低阻态，传输门导通。

特点：1、 其输出端和输入端也可以互换使用2、 利用CMOS 传输门可以组成双向模拟开关，用来传输连续变化的模拟电压信号CMOS 双向模拟开关电路是由CMOS 传输门和反相器组成，其工作原理为：当C ＝1,开关闭合，Vo ＝ V I ；当C ＝0 ,开关断开，Vo ＝0，输出高阻态。

CMOS 双向模拟开关：当C ＝1时，开关接通，输出电压为当C=0时，开关截止，V O =0.为得到尽量大且稳定的典雅传输系数，应使R L >>R TG三态输出的CMOS 逻辑门输出状态有三态：高电平，低电平，高阻态。

EN ˊ=0时，Y=A ˊ ITG ILTG L o vK v R R R v =+=ENˊ=1时，Y=Z（高阻态）ENˊ为使能端（控制端），为低电平有效。

另一种三态门：（注意简化图）当EN＝1时，T'2导通，Y ＝A；当EN＝0时，T'2、T1截止，输出为Y ＝Z（高阻态）。

MOS管及‎简单CMO‎S逻辑门电‎路原理图现代单片机‎主要是采用‎C MOS工‎艺制成的。

1、MOS管 MOS管又‎分为两种类‎型：N型和P型‎。

如下图所示‎：以N型管为‎例，2端为控制‎端，称为“栅极”；3端通常接‎地，称为“源极”；源极电压记‎作Vss，1端接正电‎压，称为“漏极”，漏极电压记‎作VDD。

要使1端与‎3端导通，栅极2上要‎加高电平。

对P型管，栅极、源极、漏极分别为‎5端、4端、6端。

要使4端与‎6端导通，栅极5要加‎低电平。

在CMOS‎工艺制成的‎逻辑器件或‎单片机中，N型管与P‎型管往往是‎成对出现的‎。

同时出现的‎这两个CM‎O S2、CMOS逻‎辑电平高速CMO‎S电路的电‎源电压VD‎D通常为+5V；Vss接地‎，是0V。

高电平视为‎逻辑“1”，电平值的范‎围为：VDD的6‎5%～VDD（或者VDD‎-1.5V～VDD）低电平视作‎逻辑“0”，要求不超过‎V DD的3‎5%或0～1.5V。

+1.5V～+3.5V应看作‎不确定电平‎。

在硬件设计‎中要避免出‎现不确定电‎平。

近年来，随着亚微米‎技术的发展‎，单片机的电‎源呈下降趋‎势。

低电源电压‎有助于降低‎功耗。

VDD为3‎.3V的CM‎O S器件已‎大量使用。

在便携式应‎用中，VDD为2‎.7V，甚至1.8V的单片‎机也已经出‎现。

将来电源电‎压还会继续‎下降，降到0.9V，但低于VD‎D的35%的电平视为‎逻辑“0”，高于VDD‎的65%的电平视为‎逻辑“1”的规律仍然‎是适用的。

3、非门非门（反向器）是最简单的‎门电路，由一对CM‎O S管组成‎。

其工作原理‎如下：A端为高电‎平时，P型管截止‎，N型管导通‎，输出端C的‎电平与Vs‎s保持一致‎，输出低电平‎；A端为低电‎平时，P型管导通‎，N型管截止‎，输出端C的‎电平与VD‎D一致，输出高电平‎。

4、与非门与非门工作‎原理：①、A、B输入均为‎低电平时，1、2管导通，3、4管截止，C端电压与‎V DD 一致‎，输出高电平‎。

1. 可变频率TTL振荡器
2. 固定频率TTL振荡器
2.3.4 门电路构成控制门
◆ 与门控制电路
可应用在什么地方？
◆ 或门控制电路
2.3.4 门电路组成单稳态触发器 ◆ 什么是单稳态触发器
单稳态触发器具有两个开关状态：一个是稳定状 态，另一个是非稳定状态，也称为暂态。
1. 微分型单稳态触发器逻辑电路
L L L L L L L L L L 4 1 2 3 1 2 3 1 2 3
3) 满足以上逻辑关系的产品分类电路，如下图所示：
2.3.3 门电路组成数字信号源
◆ 概 述 数字信号源可由产生脉冲波形的振荡电路构成。在数字电 路的应用中，它可提供连续的且具有一定频率（周期）的脉冲 信号。可作为微型计算机、单片机等数字电路的时钟信号源。 可应用在哪些地方？ ◆ 实 例
2.4.2 其他常用TTL门电路
1. 集电极开路门电路（OC门） ◆ 问题的提出 2. 三态门 3. 驱动电路 在实际应用中，有时要将n 个门电路的输 出端连接在一起，称为“线与”。 试分析：当其中一个F2输出为低电平，另一 个F1输出为高电平时会出现什么状况？
i
F1
F2
图2.37 i 过大一方面会使与非门F2的输出低电平状态受到破坏（使 L2=1）；另一方面会使与非门F1的T3管烧坏。所以，实际应用 中这种接法是不允许的。 ◆ 问题的解决 集电极开路的TTL门电路，又称“OC门”
2.2.1 TTL系列门电路
◆ TTL（晶体管—晶体管逻辑）门电路只制成单片集成电路。 输入级由多发射极晶体管构成，输出级由推挽电路（功率输出 电路）构成。标准TTL与非门如下图所示。 ◆ 标准TTL与非门 ◆ 电路工作原理
1. 电路组成 2. 逻辑关系 3. 分析负载情况

基本的逻辑运算表示式-基本逻辑门电路符号1、与逻辑(AND Logic)与逻辑又叫做逻辑乘，通过开关的工作加以说明与逻辑的运算。

从上图看出，当开关有一个断开时，灯泡处于灭的，仅当两个开关合上时，灯泡才会亮。

于是将与逻辑的关系速记为：“有0出0,全1出1”。

图(b)列出了两个开关的组合，以及与灯泡的，用0表示开关处于断开，1表示开关处于合上的；灯泡的用0表示灭，用1表示亮。

图(c)给出了与逻辑门电路符号,该符号表示了两个输入的逻辑关系，&在英文中是AND的速写，开关有三个则符号的左边再加上一道线就行了。

逻辑与的关系还用表达式的形式表示为:F=A·B上式在不造成误解的下可简写为：F=AB。

2、或逻辑(OR Logic)上图(a)为一并联直流电路，当两只开关都处于断开时，其灯泡不会亮；当A,B两个开关中有一个或两个一起合上时，其灯泡就会亮。

如开关合上的用1表示，开关断开的用0表示；灯泡的亮时用1表示，不亮时用0表示，则可列出图(b)的真值表。

这种逻辑关系通常讲的“或逻辑”，从表中可看出，只要输入A,B两个中有一个为1，则输出为1，否则为0。

或逻辑可速记为：“有1出1，全0出0”。

上图(c)为或逻辑门电路符号，通常用该符号来表示或逻辑，其方块中的“≥1”表示输入中有一个及一个的1，输出就为1。

逻辑或的表示式为：F=A+B3、非逻辑(NOT Logic)非逻辑又常称为反相运算(Inverters)。

下图(a)的电路实现的逻辑功能非运算的功能，从图上看出当开关A 合上时，灯泡反而灭；当开关断开时，灯泡才会亮，故其输出F的与输入A的相反。

非运算的逻辑表达式为图(c)给出了非逻辑门电路符号。

复合逻辑运算在数字系统中，除了与运算、或运算、非运算之外，使用的逻辑运算还有是通过这三种运算派生出来的运算，这种运算通常称为复合运算，的复合运算有：与非、或非、与或非、同或及异或等。

4、与非逻辑(NAND Logic)与非逻辑是由与、非逻辑复合而成的。

3、CMOS反相器的主要特性 （1）电压传输特性和电流传输特性
CD：输入电压vI>VDD−│VTP│，vGSN=vI>VTN，│vGSP│=│vI−VDD│<│VTP│， TN导通而TP截止，输出vO≈0为低电平，iD≈0。
以上分析可以看出，CMOS反相器的特点：
⑴、静态功耗极低 静态时，CMOS反相器总有一个MOS管处于截止状态，仅有 极小漏电流流过。
当 VI= 5 V 时： NMOS管VGSN = 5V > V TN TN管导通。 PMOS管VGSP = 5V-V DD= 0 V < | V TP |，TP管截止。
综上分析：实现反相关系，F A
3、CMOS反相器的主要特性
（1）电压传输特性和电流传输特性
AB：输入电压vI<VTN，vGSN=vI<VTN，│vGSP│=│vI−VDD│>│VTP│，TP 导通而TN截止，输出vO≈VDD为高电平，iD≈0。
VDD+VD。保证加在C2上的电压，不超过其耐压极限。
☆ 当输入VI<－VD时：保护二极管D2导通，|i I| 随|VI|增加而增大。
(3)、输出特性
当输入VI为高电平时，负载管截止， 输入管导通。因此负载电流灌入输入端。
低电平输出特性是灌电流负载。
当输入VI为低电平时，负载管导 通，输入管截止。因此负载电流是拉 电流。
高电平输出特性是拉电流负载。
4、其它CMOS逻辑门 （1）CMOS传输门
CMOS传输门是由p沟道和n沟道增 强型MOS管并联互补组成。
电路组成： 两管漏源相连作 Vi / VO。（由
于D、S对称可以双向传输。）
两个栅极受一对控制信号控制。C , C

实验内容
注意事项
集电极开路门
实验目的
实验原理
实验内容
注意事项
74LS03 引脚图
几种常用逻辑门的逻辑符号比较示例 标准 非门 与门 国标 或门 与非门 异或门
国外
三、实验内容
1、信号波形的测试
用信号源产生2KHZ方波，调整幅度，用示 方波，调整幅度， 用信号源产生
实验目的
波器实测峰峰值为 ，画出此波形。 波器实测峰峰值为4V，画出此波形。再用信号 实测峰峰值 源产生2KHZTTL信号，画出此波形，并与方波 TTL信号 画出此波形， 信号， 源产生 信号比较，得出相应结论。 信号比较，得出相应结论。
实验目的
这两个波形图，标出信号周期、 这两个波形图，标出信号周期、幅度和两信号 的相位关系。 的相位关系。
实验原理
实验内容
注意事项
四、注意事项
若出现故障，检测时因遵循以下步骤： 若出现故障，检测时因遵循以下步骤：
实验目的
1、检查电源及各使能端。 、检查电源及各使能端。 2、检查各集成块输入输出是否正常。 、检查各集成块输入输出是否正常。 （一级一级检查到集成块引脚，注意 一级一级检查到集成块引脚， 不要造成引脚短路。） 不要造成引脚短路。）
注意事项
二、实验原理
CMOS常用门电路 1. CMOS常用门电路
实验目的
四2 输入或非门
实验原理
实验内容
注意事项
CD4001 引脚图 F=A+B
四2 输入与非门
实验目的
实验原理
实验内容
注意事项
CD4011 引脚图
F= AB
六反相器
实验目的
实验原理
实验内容

了新的方向。
THANKS FOR WATCHING
感谢您的观看
稳定性好
CMOS逻辑门的输出电压范围较小，不易受到温度和工艺变化的影响。
CMOS逻辑门的阈值电压也相对稳定，有利于提高数字电路的稳定性。
输入阻抗高
CMOS逻辑门的输入电路采用反相器结构，具有较高的输入阻抗。
高输入阻抗能够减小信号传输过程中的损耗，提高信号的保真度。
03
CMOS逻辑门的应用
在数字电路中的应用
新型CMOS逻辑门的研究
总结词
随着集成电路技术的发展，新 型CMOS逻辑门不断涌现，以
满足新的应用需求。
详细描述
新型CMOS逻辑门通过创新设 计理念和结构，提高性能、降 低功耗和减小尺寸。
总结词
新型CMOS逻辑门包括可重构 逻辑门、自适应逻辑门和神经 网络逻辑门等。
详细描述
这些新型逻辑门具有更高的灵 活性、自适应性和智能化水平 ，为未来集成电路的发展提供
输入级通常由一个或两个反 相器构成，用于实现逻辑非 的功能。
输出级由一个反相器和两个 串联的二极管构成，用于实 现逻辑与的功能。
CMOS逻辑门的制作工艺
CMOS逻辑门采用成熟的半导体制作工艺， 包括外延、光刻、腐蚀、扩散和蒸镀等工艺 。
外延工艺用于生长单晶硅层，光刻工艺用于 在硅片上形成电路图形，腐蚀工艺用于去除 不需要的硅层，扩散工艺用于掺杂不同元素 形成导电区域，蒸镀工艺用于形成金属导线
数电CMOS逻辑门
目 录
• CMOS逻辑门简介 • CMOS逻辑门的特点 • CMOS逻辑门的应用 • CMOS逻辑门的实现 • CMOS逻辑门的发展趋势
01
CMOS逻辑门简介
什么是CMOS逻辑门

CMOS逻辑门电路CMOS逻辑门电路是在TTL电路问世之后，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件。

CMOS电路的工作速度可与TTL 相比较，而它的功耗和抗干扰能力则远优于TTL。

此外，几乎所有的超大规模存储器件，以及PLD器件都采用CMOS艺制造，且费用较低。

早期生产的CMOS门电路为4000系列，随后发展为4000B系列。

当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。

下面首先讨论CMOS反相器，然后介绍其他CMO逻辑门电路。

MOS管结构图MOS管主要参数：1.开启电压V T·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；·标准的N沟道MOS管，V T约为3～6V；·通过工艺上的改进，可以使MOS管的V T值降到2～3V。

2. 直流输入电阻R GS·即在栅源极之间加的电压与栅极电流之比·这一特性有时以流过栅极的栅流表示·MOS管的R GS可以很容易地超过1010Ω。

3. 漏源击穿电压BV DS·在V GS=0（增强型）的条件下，在增加漏源电压过程中使I D开始剧增时的V DS称为漏源击穿电压BV DS·I D剧增的原因有下列两个方面：（1）漏极附近耗尽层的雪崩击穿（2）漏源极间的穿通击穿·有些MOS管中，其沟道长度较短，不断增加V DS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的I D4. 栅源击穿电压BV GS·在增加栅源电压过程中，使栅极电流I G由零开始剧增时的V GS，称为栅源击穿电压BV GS。

5. 低频跨导g m·在V DS为某一固定数值的条件下，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导·g m反映了栅源电压对漏极电流的控制能力·是表征MOS管放大能力的一个重要参数·一般在十分之几至几mA/V的范围内6. 导通电阻R ON·导通电阻R ON说明了V DS对I D的影响，是漏极特性某一点切线的斜率的倒数·在饱和区，I D几乎不随V DS改变，R ON的数值很大，一般在几十千欧到几百千欧之间·由于在数字电路中，MOS管导通时经常工作在V DS=0的状态下，所以这时的导通电阻R ON可用原点的R ON来近似·对一般的MOS管而言，R ON的数值在几百欧以内7. 极间电容·三个电极之间都存在着极间电容：栅源电容C GS 、栅漏电容C GD和漏源电容CDS·C GS和C GD约为1～3pF·C DS约在0.1～1pF之间8. 低频噪声系数NF·噪声是由管子内部载流子运动的不规则性所引起的·由于它的存在，就使一个放大器即便在没有信号输人时，在输出端也出现不规则的电压或电流变化·噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB）·这个数值越小，代表管子所产生的噪声越小·低频噪声系数是在低频范围内测出的噪声系数·场效应管的噪声系数约为几个分贝，它比双极性三极管的要小一、CMOS反相器由本书模拟部分已知，MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。

图2-26
CMOS反相器 LOGO
9
（3）逻辑功能 实现反相器功能（非逻辑）。 （4）工作特点 VTP和VTN总是一管导通而另一管截止，流过 VTP和VTN的静态电流极小（纳安数量级），因而 CMOS反相器的静态功耗极小。这是CMOS电路最突 出的优点之一。
10
LOGO
3． 电压传输特性和电流传输特性 BC段：转折区 阈值电压UTH≈VDD/2 转折区中点：电流最大
截止
图2-24 NMOS管的电路符号及转移特性 (a) 电路符号 （b）转移特性
5
LOGO
（2）PMOS管的开关特性
D接负电源
导通
截止
图2-25 PMOS管的电路符号及转移特性 (a) 电路符号 （b）转移特性
导通电阻相当小
6
LOGO
2．CMOS反相器的工作原理
（1）基本电路结构
PMOS管 负载管 NMOS管 驱动管
3
LOGO
2.5.1
CMOS反相器
MOS管有NMOS管和PMOS管两种。
当NMOS管和PMOS管成对出现在电路中，且二
者在工作中互补，称为CMOS管(意为互补)。 MOS管有增强型和耗尽型两种。 在数字电路中，多采用增强型。 1．MOS管的开关特性
4
LOGO
（1）NMOS管的开关特性
D接正电源 导通电阻相当小 导通
而TTL电路的电源电压只能为5V。 ③ 采用TTL的OC门实现电平转换。 若电源电压不一致时也可选用OC门实现电平转换。
27
LOGO
2. CMOS门驱动TTL门
（1）电平匹配 CMOS门电路作为驱动门，UOH≈5V，UOL≈0V； TTL门电路作为负载门，UIH≥2.0V，UIL≤0.8V。 电平匹配是符合要求的。 （2）电流不匹配 CMOS门电路4000系列最大允许灌电流为0.4mA，

最基本的CMOS逻辑电路:非门（反相器）
 非门（反相器）介绍
 非门实现的是逻辑功能为 out = -in, 即将输入信号做一个反向，故也称为反相器。

其门级示意图如下：
 Verilog描述如下（“//”后面的语句为注释语句）：
 wire in; //wire 为线信号关键字
 wire out;
 assign out = ~in; //assign 为赋值语句，~表示反向；
 相应的逻辑真值表如下：
 相应的CMOS结构如下：由一个PMOS和NMOS组成，PMOS做上拉，
与VDD相连；NMOS做下拉，与GND相连。

 简单分析一下我们要实现的功能，无非就是当in 为0 （低电平）时，out输出为1（高电平），即out跟电源VDD相连；当in 为1（高电平）时，out输出为0（低电平），即out要跟GND（地）相连。

故上面的非门CMOS电路的等效电路如下：当in 为0时开关k1闭合，k2打开，即out与VDD相连，输出为1;当in 为1时开关k1打开，k2闭合，即out与GND相连，输出为0。

 故PMOS相当于一个开关，如下当G端为低电平时，D端与S端才连通；
 故NMOS相当于一个开关，如下当G端为高电平时，D端与S端才连通；
 拓展：现在常见的数字集成电路其底层的基本逻辑电路都是由CMOS结构构成。

上拉逻辑部分由PMOS组成，下拉逻辑部分由NMOS组成。

反相器就是一个最基本的CMOS逻辑电路，上拉部分只有一个PMOS，下拉部分只有一个NMOS。

后面还会讲到其它逻辑门电路，到时候大家对CMOS逻辑的了解就更深入了。

O VDD vSDP IOH (iSDP) VDD TP
vI=0
IOH TN RL
VOH
图3-5-8 输出高电平等效电路 - -
vGSP
图3-5-9 输出高电平时输出特性 - -
３．电源特性 CMOS反相器的电源特性包含工作时的静态功耗和动态功 反相器的电源特性包含工作时的静态功耗 反相器的电源特性包含工作时的静态功耗和 耗。静态功耗非常小，通常可忽略不计。 静态功耗非常小，通常可忽略不计。 CMOS反相器的功耗主要取决于动态功耗， 尤其是在工作 反相器的功耗主要取决于动态功耗， 反相器的功耗主要取决于动态功耗 频率较高时，动态功耗比静态功耗大得多。 频率较高时 ， 动态功耗比静态功耗大得多。 当 CMOS反相器工 反相器工 作在第Ⅲ工作区时，将产生瞬时大电流，从而产生瞬时导通功 作在第 Ⅲ工作区时， 将产生瞬时大电流， 从而产生瞬时导通功 此外，动态功耗还包括在状态发生变化时， 耗PT。此外，动态功耗还包括在状态发生变化时，对负载电容 充、放电所消耗的功耗。 放电所消耗的功耗。
两个MOS管都截止。输出和输入之间 管都截止。 当C=0V，C=VDD时，两个 ， 管都截止 呈现高阻抗，传输门截止。 呈现高阻抗，传输门截止。当C=VDD，C=0V时，总有一个 时 总有一个MOS 管导通，使输出和输入之间呈低阻抗，传输门导通。 管导通，使输出和输入之间呈低阻抗，传输门导通。
C=0 TP S D S
VDD+ VGS(th)P ≤ vI ≤VDD
vO≈0
CMOS反相器的电流传输 反相器的电流传输 特性曲线， 只在工作区Ⅲ 时 ， 特性曲线 ， 只在工作区 Ⅲ 由于负载管和输入管都处于饱 和导通状态， 和导通状态 ， 会产生一个较大 的电流。 其余情况下， 的电流 。 其余情况下 ， 电流都 极小。 极小。

CMOS传输门导通电流的变化
传输高电平和传输低电平过程中，NMOS传输管、PMOS传输管以及 CMOS传输门导通电流的变化。
NMOS管和PMOS管的电流都是非线性变化，而CMOS传输门的总电流近 似线性变化。
CMOS传输门直流电压传输特性
CMOS传输门导通电阻的变化
传输门总结
★ NMOS传输管传输低电平性能好，传输高电平有阈值 损失； ★ PMOS传输管传输高电平性能好，传输低电平有阈值 损失； ★ CMOS传输门利用NMOS和PMOS管的互补性能获得 了比单个传输管更优越的性能，性能更接近理想开关。
)
,
Kr
KN KP
8
结论
输出低电平的值不为0，取决于比例因子 Kr；
增大 Kr可使VOL 尽可能小，且电路功耗也会减小；
但K
太小将使电路的上升时间增加；
P
比例因子Kr过大会导致上升时间的增加；
输出低电平时存在静态功耗；
PDC KP (VDD VTP )2 VDD
9
类NMOS电路优缺点
五、MOS传输门逻辑电路
四、类NMOS电路
静态CMOS逻辑门利用NMOS管和PMOS管的 互补特性，使上拉通路和下拉通路轮流导通，从而 获得很好的电路性能。
缺点：每个输入都包含NMOS和PMOS管，不 利于减小芯片面积和提高集成度。
因此，对某些性能要求不太高，但希望面积尽可 能小的电路，可以采用类NMOS电路形式。
有比逻辑 (Ratioed Logic)
Vout VTP ： PMOS管工作在线性区；
IDD KP[(VG VS VTP )2 (VG VD VTP )2 ] = KP[(VDD VTP )2 (Vout VTP )2 ] 0

输入高电平
0
VILmax VIHmin 5 VIN
/V
无定义
输入低电平的上限值 VIL(max)
输入高电平的下限值 VIH(min)
VOUT /V
5 VOHmin
输出高电平
无定义
VOLmax
0
VILmax VIHmin 5
VIN /V
输出低电平
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOH(max)
+VDD +5V
A
TP1
B
TP2
L
TN1
TN2
或非门 A B
L AB
其他基本CMOS逻辑门电路
例：分析CMOS电路，说明其逻辑功能。 A B
L AB X
AB A B
A
AB AB
TP1 TP2 X
AB
异或门电路
B
TN1
TN2
VDD
TP3
TP4
TP5 L
TN5
TN4
TN3
3.CMOS传输门
传输门的结构及工作原理
vI /vO
C
TP + VDD
0VV
vO /vI
TN
C
传输门电路结构
C
C
vI /vO
TG
vO /vI
C
符号
等效电路 υI / υO
υo/ υI
3.CMOS传输门
传输门的结构及工作原理
C +5V
0V到+5V
vI /vO
截止TP
+ VDD 0VV
截止TN
C 0V
vO /vI
设: VTN=2V，VTP= –2V

逻辑符号
A1
Y
EN EN
A1
Y
EN EN
A& B
Y
EN EN
A& B
Y
EN EN
名称
输出表达式
三态非门 （1 控制有效）
三态非门 （0 控制有效）
三态与非门 （1 控制有效）
Y = A （EN=1 时） 高阻 （EN=0 时）
Y=
A （EN= 0 时） 高阻 （EN= 1 时）
Y=
AB （EN=1 时） 高阻 （EN= 0 时）ቤተ መጻሕፍቲ ባይዱ
1. 直流电气特性和参数 也称静态特性，指电路处于稳定工作状态下的电 压、电流特性，通常用一系列电气参数来描述。
(1) 输入高电平VIH和输入低电平VIL VDD为+5V时，74HC系列集成电路的VIH(min)约为3.5V， VIL(max)约为1.5V。
(2) 输出高电平VOH和输出低电平VOL VDD为+5V时， 74HC系列集成电路的VOH(min)为4.4V
三态门电路的应用
（2）、用三态门实现数据双向传输
EN=0
G1高阻、G2工作
数据从总线经G2传输
EN=1 G2高阻、G1工作 数据经G1传输到总线
2. 漏极开路输出的门电路简称OD门
(a)工作时必须外接电源和电阻;
实现逻辑电平的变换：输出高电平等 于外接电源值
(b)与非逻辑不变；
(c) 可以实现线与功能。
3.2.3 三态输出和漏极开路输出的CMOS门电路
1. 三态输出的门电路
控制端也叫使能端
互补电路结构的CMOS门电 路是禁止输出端直接相连的。
“三态”：指输出为高 电平、低电平和高阻态。

2．CMOS或非门
（1）当A，B中有一个或全为高电平时， TN1 ，TN2 中有一个或全 部截止， TP1 ，TP2 中有一个或全部导通，输出Y为低电平。 （2）当A，B全为低电平时， TN1和 TN2才会都导通， TP1和 TP2才 会都截止，输出Y才会为高电平。
3．漏极开路的CMOS门（OD门）
数字电子技术
CMOS逻辑门电路
CMOS反相 器
其他功能的 CMOS电路
CMOS数字集 成电路的特点
1.1 CMOS反相器
1．MOS管的符号
如图2-14所示为增强型NMOS管和增强型PMOS管的电路符号。
（a）NMOS管
（b）PMOS管
图2-14 增强型NMOS管和增强型PMOS管的符号
2．CMOS反相器的电路结构
3．CMOS反相器的电路特点
（1）电路稳定时，CMOS反相器总有一个MOS管处于截止状态， 流过的电流为极小的漏电流，因此CMOS反相器的静态功耗极 低。 （2）由于CMOS反相器的阈值电平近似为0.5 VDD，输入信号变 化时，过渡变化陡峭，所以低电平噪声容限和高电平噪声容限 近似相等，且随电源电压升高，抗干扰能力增强，因此CMOS 反相器的抗干扰能力较强。
（a）CMOS与非门
（b）CMOS或非门
图2-16 CMOS与非门和或非门结构
1．CMOS与非门
（1）当A，B中有一个或全为低电平时，TN1 ，TN2 中有 一个或全部截止，TP1 ，TP2 中有一个或全部导通，输出 Y为高电平。 （2）当输入A，B全为高电平时， TN1 和 TN2才会都导 通， TP1 和 TP2才会都截止，输出Y才会为低电平。
如图2-15所示为CMOS反相器的电路结构。
（a）电路结构

MOS管及简单CMOS逻辑门电路原理图现代单片机主要是采用CMOS工艺制成的。

1、MOS管 MOS管又分为两种类型：N型和P型。

如下图所示：以N型管为例，2端为控制端，称为“栅极”；3端通常接地，称为“源极”；源极电压记作Vss，1端接正电压，称为“漏极”，漏极电压记作VDD。

要使1端与3端导通，栅极2上要加高电平。

对P型管，栅极、源极、漏极分别为5端、4端、6端。

要使4端与6端导通，栅极5要加低电平。

在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。

同时出现的这两个CMOS2、CMOS逻辑电平高速CMOS电路的电源电压VDD通常为+5V；Vss接地，是0V。

高电平视为逻辑“1”，电平值的范围为：VDD的65%～VDD（或者VDD-1.5V～VDD）低电平视作逻辑“0”，要求不超过VDD的35%或0～1.5V。

+1.5V～+3.5V应看作不确定电平。

在硬件设计中要避免出现不确定电平。

近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。

低电源电压有助于降低功耗。

VDD为3.3V的CMOS器件已大量使用。

在便携式应用中，VDD为2.7V，甚至1.8V的单片机也已经出现。

将来电源电压还会继续下降，降到0.9V，但低于VDD的35%的电平视为逻辑“0”，高于VDD的65%的电平视为逻辑“1”的规律仍然是适用的。

3、非门非门（反向器）是最简单的门电路，由一对CMOS管组成。

其工作原理如下：A端为高电平时，P型管截止，N型管导通，输出端C的电平与Vss保持一致，输出低电平；A端为低电平时，P型管导通，N型管截止，输出端C的电平与V DD一致，输出高电平。

4、与非门与非门工作原理：①、A、B输入均为低电平时，1、2管导通，3、4管截止，C端电压与V DD 一致，输出高电平。

②、A输入高电平，B输入低电平时，1、3管导通，2、4管截止，C端电位与1管的漏极保持一致，输出高电平。

③、A输入低电平，B输入高电平时，情况与②类似，亦输出高电平。

CMOS 逻辑门电路CMOS 是互补对称MOS 电路的简称（Complementary Metal-Oxide-Semiconductor ），其电路结构都采用增强型PMOS 管和增强型NMOS 管按互补对称形式连接而成，由于CMOS 集成电路具有功耗低、工作电流电压范围宽、抗干扰能力强、输入阻抗高、扇出系数大、集成度高，成本低等一系列优点，其应用领域十分广泛，尤其在大规模集成电路中更显示出它的优越性，是目前得到广泛应用的器件。

一、CMOS 反相器CMOS 反相器是CMOS 集成电路最基本的逻辑元件之一，其电路如图11-36所示，它是由一个增强型NMOS 管T N 和一个PMOS 管T P 按互补对称形式连接而成。

两管的栅极相连作为反相器的输入端，漏极相连作为输出端，T P 管的衬底和源极相连接电源U DD ，T N 管的衬底与源极相连后接地，一般地U DD >(U TN +|U TP |)，(U TN和|U TP |是T N 和T P 的开启电压)。

当输入电压u i =“0”（低电平）时，NMOS 管T N 截止，而PMOS 管T P 导通，这时T N 管的阻抗比T P 管的阻抗高的多，（两阻抗比值可高达106以上），电源电压主要降在T N 上，输出电压为“1”（约为U DD ）。

当输入电压u i =“1”（高电平）时，T N 导通，T P 截止，电源电压主要降在T P 上，输出u o =“0”，可见此电路实现了逻辑“非”功能。

通过CMOS 反相器电路原理分析，可发现CMOS 门电路相比NMOS 、PMOS 门电路具有如下优点：①无论输入是高电平还是低电平，T N 和T P 两管中总是一个管子截止，另一个导通，流过电源的电流仅是截止管的沟道泄漏电流，因此，静态功耗很小。

②两管总是一个管子充分导通，这使得输出端的等效电容C L 能通过低阻抗充放电，改善了输出波形，同时提高了工作速度。

③由于输出低电平约为0V ，输出高电平为U DD ，因此，输出的逻辑幅度大。