下载文档原格式
3C经济型开发板用户手册编写者：王建民编写日期：版本：目录认识开发板 ........................................................................... 错误!未指定书签。
快速上手指南........................................................................ 错误!未指定书签。
建立开发环境........................................................................ 错误!未指定书签。
硬件的连接.................................................................... 错误!未指定书签。
交叉编译环境的建立.................................................... 错误!未指定书签。
影像文件的编译以及烧制.................................................... 错误!未指定书签。
的编译以及烧制............................................................ 错误!未指定书签。
的编译以及烧制............................................................ 错误!未指定书签。
文件系统的编辑以及烧制............................................ 错误!未指定书签。
文件系统的编辑以及烧制............................................ 错误!未指定书签。
文件系统的烧制............................................................ 错误!未指定书签。
s3c2410中文手册简介S3C2410 是一种嵌入式处理器，由韩国三星电子公司设计和制造。
它是一款高度集成的 ARM 架构芯片，广泛应用于各种移动设备中，如智能手机、平板电脑、PDA 等。
本手册将详细介绍 S3C2410 芯片的特性、功能和使用方法，帮助开发人员更好地理解和应用该芯片。
芯片特性S3C2410 芯片具有以下主要特性：1.ARM920T 内核: S3C2410 芯片采用了 ARM920T 内核，它是一种高性能、低功耗的 32 位 RISC 处理器。
ARM920T 内核支持 ARMv4T 指令集，并具有强大的计算和处理能力。
2.高度集成的外设: S3C2410 芯片内集成了许多常用的外围设备，包括 UART、SPI、I2C、PWM 等。
这些外设可满足各种应用需求，简化了系统设计和连接。
3.多种接口: S3C2410 芯片提供了丰富的接口，如LCD 控制器、触摸屏控制器、SDIO 控制器等。
这些接口允许连接各种外部设备，如显示屏、输入设备、存储卡等，实现更丰富的功能。
4.低功耗设计: S3C2410 芯片采用先进的低功耗设计技术，具有很低的静态功耗和动态功耗。
这使得它非常适合于移动设备，延长了电池寿命。
芯片功能GPIOS3C2410 芯片提供了多个 GPIO 管脚，用来实现输入和输出功能。
GPIO 管脚可以通过软件配置为输入模式或输出模式，并可以设置电平状态。
开发人员可以利用GPIO 实现各种功能，如控制 LED 灯、读取按键状态等。
UARTS3C2410 芯片内集成了多个 UART 模块，用于串口通信。
每个 UART 模块都提供了数据传输和接收的功能，并支持多种通信协议，如 RS232、RS485 等。
开发人员可以使用 UART 实现与外部设备的串口通信。
LCD 控制器S3C2410 芯片具有强大的 LCD 控制器，支持多种显示模式和分辨率。
LCD 控制器可以控制显示屏的像素点，实现图形显示和文字显示功能。
ARM微处理器 S3C2410的简介1.1 ARM微处理器的介绍1）ARM微处理器的工作状态和工作模式从编程的角度看，ARM微处理器的工作状态有两种，可在两种状态之间切换：第一种为ARM状态，此时处理器执行32位的字对齐的ARM指令；第二种为Thumb状态，此时处理器执行16位的、半字对齐的Thumb指令。
2）ARM微处理器支持7种运行模式，分别为：用户模式（USR）：ARM处理器正常程序执行的模式。
快速中断模式（ FIQ ）：用于高速数据传输或通道处理用于快速中断服务程序。
当处理器的快速中断请求引脚有效，且CPSR（6位）中F位为0时（开中断），会产生FIQ异常。
外部中断模式（ IRQ ）：用于通用的中断处理，当处理器的外部中断请求引脚有效，且CPSR（7位）中I位为0时（开中断），会产生IRQ异常。
系统的外设可通过该异常请求中服务。
特权模式或管理员模式（SVE）：操作系统使用的保护。
执行软件中断SWI 指令和复位指令时，就进入管理模式，在对操作系统运行时工作在该模式下。
1.2 S3C2410微处理器1.2.1 概述S3C2410是韩国三星公司的一款基于ARM920T内核的16/32位RISC嵌入式微处理器，主要面向手持设备以及高性价比，低功耗的应用。
运行的频率可以达到203MHz。
ARM920T核由ARM9TDMI，存储管理单元（MMU）和高速缓存三部分组成。
其中MMU可以管理虚拟内存，高速缓存由独立的16KB地址和16KB数据高速Cache 组成。
ARM920T有两个协处理器：CP14和CP15。
CP14用于调试控制，CP15用于存储系统控制以及测试控制。
ARM920T体系结构框图图2-1 ARM920T体系结构框图1.2.2 S3C2410微处理器的结构S3C2410内部结构原理内部原理框图如下：图2-2S3C2410内部结构原理ARM 微处理器中共定义了37个编程可见寄存器，每个寄存器的长度均为32位。
基于S3C2410的系统硬件设计引言：S3C2410是一款高度集成的32位微处理器。
它集成了一个强大的ARM9核心，以及包括SDRAM控制器、NOR Flash Boot ROM、LCD控制器、UART、USB主机和设备端口、SD卡接口等外设。
基于S3C2410的系统硬件设计需要考虑系统芯片的功能特点和外设接口的设计要求，以确保系统能够稳定、高效地运行。
主要部分：1.微处理器核心：S3C2410集成了ARM920T核心，具有16KB指令缓存和16KB数据缓存。
在硬件设计中，需要正确连接CPU核心的引脚，并为其提供足够的电源和地引脚。
此外，还需要提供适当的复位电路和时钟电路，以保证CPU能够正常工作。
2. 外部存储器：S3C2410具有片内存储器控制器，支持SDRAM和NOR Flash存储器。
在硬件设计中，需要根据系统的存储需求选择适当的存储器，并正确连接到芯片的存储器接口。
同时，需要提供相应的存储器芯片供电和地引脚。
3.LCD控制器：S3C2410内部集成了一款多功能LCD控制器，支持多种显示模式和分辨率。
在硬件设计中，需要根据系统的显示需求选择适当的LCD屏幕，并将其连接到芯片的LCD接口。
同时，还需要提供相应的LCD背光供电和地引脚。
4.UART和USB接口：S3C2410内部集成了多个UART和USB接口，用于与外部设备进行通信。
在硬件设计中，需要根据系统的通信需求选择适当的接口，并将其连接到芯片的相应引脚。
同时，还需要提供相应的电源和地引脚。
5.外部中断和定时器：S3C2410具有多个外部中断和定时器，可用于处理外部事件和计时。
在硬件设计中，需要根据系统的需求选择适当的中断和定时器，并将其连接到芯片的相应引脚。
同时，还需要提供相应的电源和地引脚。
6.SD卡接口：S3C2410内部集成了一个SD卡接口，可用于存储和读取数据。
在硬件设计中，需要将SD卡接口连接到芯片的相应引脚，并提供相应的电源和地引脚。
S3C2410X 32位RISC微处理器用户手册Revision 1修订版1第一章产品概述第一章产品概述 (3)简介 (3)特性 (4)方框图 (8)引脚分配 (9)第一章产品概述简介这个手册描述了SAMSUNG公司的S3C2410X16/32位RISC微处理器。
这个产品计划用于低成本、低功耗和高性能手持设备和一般应用的单片微处理器解决方案。
为了降低系统成本，S3C2410X包含了如下部件：独立的16KB指令和16KB数据缓存，用于虚拟内存管理的MMU 单元，LCD控制器（STN & TFT)，非线性（NAND）Flash引导单元，系统管理器（包括片选逻辑和SDRAM控制器），3通道的异步串行口（UART），4个通道的DMA，4个通道的带脉宽调制器（PWM）的定时器，输入输出端口，实时时钟单元（RTC），带有触摸屏接口的8通道10位AD 转换器，IIC总线接口，IIS总线接口，USB的主机（Host）单元，USB的设备（Device）接口，SD卡和MMC（Multi-Media Card）卡接口，2通道SPI接口和锁相环（PLL）时钟发生器。
S3C2410X微处理器是使用ARM920T核、采用0.18um 工艺CMOS标准宏单元和存储编译器开发的。
它的低功耗精简和出色的全静态设计特别适用于对成本和功耗敏感的应用。
应用中，它采用了一种新的总线结构，即高级微控制器总线结构（AMBA）。
S3C2410X的杰出特性是它的CPU核，采用了由ARM公司设计的16/32位ARM920T RISC 处理器。
ARM920T实现了MMU、AMBA总线和独立的16KB指令和16KB数据哈佛结构的缓存，每个缓存均为8个字长度的流水线。
S3C2410X通过提供全面的、通用的片上外设，使系统的全部成本降到最低，并且不需要配置额外的部件。
这个文档将包含以下完整的在片功能的介绍。
1.8V ARM920T内核，1.8V/2.5V/3.3V存储系统，带有3.3V16KB指令和16KB数据缓存及MMU单元的外部O接口的微处理器外部存储器控制（SDRAM控制和芯片选择逻辑）LCD控制器（支持4K颜色的STN或256K色TFT的LCD），带有1个通道的LCD专用DMA控制器 4通道DMA，具有外部请求引脚3通道UART（支持IrDA1.0，16字节发送FIFO及16字节接收FIFO）/2通道SPI接口1个通道多主IIC总线控制器/1通道IIS总线控制器1.0版本SD主机接口及2.11版本兼容的MMC卡协议2个主机接口的USB口/1个设备USB口（1.1版本）4通道PWM定时器/1通道内部计时器看门狗定时器117位通用目的I/O口/24通道外部中断源电源控制：正常、慢速、空闲及电源关闭模式带触摸屏接口的8通道10位ADC带日历功能的实时时钟控制器具有PLL的片上时钟发生器特性体系结构z集成了手持设备和通用嵌入式系统的解决方案z32/16位结构体系和ARM920T CPU核的强大指令体系z增强的ARM MMU体系结构支持WinCE, EPOC 32 和 Linux操作系统z指令缓存、数据缓存、写缓冲器和RAM物理地址标签减少了主存储器带宽和潜在性能的影响 z ARM920T CPU核支持ARM调试体系结构z内置的高级微控制总线体系结构（AMBA）（AMBA2.0，AHB/APB）系统管理器z支持小/大端模式z寻址空间：每个bank 128M字节（总共1G字节）z支持每个bank可编程的8/16/32位数据总线宽度z bank0到bank6具有固定的bank起始地址z bank7具有可编程的bank起始地址和bank大小z共有8个存储器bank：—6个存储器bank用于ROM，SRAM及其它—2个存储器bank用于ROM/SRAM/同步DRAMz所有的存储器bank具有可编程的操作周期z支持外部等待信号延长总线周期z支持掉电时的SDRAM自刷新模式z支持多种类型的引导ROM（NOR/NAND Flash，EEPROM及其它）NAND Flash 引导装载器z支持从NAND flash存储器引导z4KB内置缓冲存储器用于引导z支持引导后从NAND flash存储器向内存加载缓冲存储器z带有指令缓存（16KB）和数据缓存（16KB）的联合缓存装置z每线8字长度，其中每线带有1个有效位和2个无效位z伪随机的或循环移位算法z写通过或写返回缓存来更新主存储器z新缓冲区能够保持16字的数据和4个地址时钟和电源管理z在片MPLL和UPLL：UPLL时钟发生器用于主/从USB操作MPLL时钟发生器用于MCU在极限203MHz@1.8V运行z每一个功能块可以用软件选择时钟z电源模式：正常，慢速，空闲和掉电正常模式：正常操作模式满速模式：不带PLL的低频时钟空闲模式：始终仅使CPU停止下来掉电模式：所有外围设备全部掉电仅内核电源供电z可以从掉电模式借助于EINT[15：0]或RTC报警中断唤醒过来中断控制z55个中断源（1个看门狗定时器，5个定时器，9个通用异步串行口，24个外部中断，4个DMA，2个RTC，2个USB，1个LCD和1个电池故障）z外部中断源具有电平/边沿模式z可编程极性的边沿触发或电平触发z在非常紧急中断的情况下支持快中断请求（FIQ）带脉冲宽度调制器（PWM）的定时器z4通道16位带PWM的定时器/1通道16位基于DMA或基于中断操作的内部定时器z可编程的占空比，频率和极性z失效区发生器z支持外部时钟源RTC（实时时钟）z全部时钟特点：毫秒，秒，分钟，小时）z32.768KHz操作z报警中断z定时中断通用输入输出口：z24个外部中断口z多路输入输出口通用串行异步通讯口（UART）z3通道基于DMA或基于中断操作的UARTz支持5位、6位、7位或8位串行数据发送/接收（Tx/Rx）z可编程的波特率z支持IrDA 1.0z具有测试回送功能z每个通道有内置的16字节发送FIFO和16字节接收FIFODMA控制器z4通道DMA控制器z支持存储器到存储器、IO到存储器、存储器到IO和IO到IO传输z突发传输模式增强了传输速率带触摸屏接口的A/D转换器z8通道多路ADCz最大500KSPS转换速率10位分辨率LCD控制器 STN LCD显示特点z支持3中类型STN LCD面板：4位双屏、4位单屏、8位单屏显示z支持单色模式、4级灰度、16级灰度、256色和4096色STN LCDz支持多种屏幕像素—典型的流行屏幕像素：640x480, 320x240,160x160等—极限虚屏像素：4Mbytes—极限虚屏像素在256色下z显示模式：4096x1024, 2048x2048, 1024x4096等TFT彩色显示特点z支持彩色TFT模式1、2、4或8bpp（位/像素）带调色板彩色显示z支持彩色TFT模式16bpp不带调色板真彩色显示z支持24bpp下最大16M 彩色TFT模式z支持多种屏幕像素—典型的流行屏幕像素：640x480、 320x240、160x160等—极限虚屏像素：4Mbytes—极限虚屏像素在64K色下2048 x1024等看门狗定时器z16位看门狗定时器z超时时发出中断请求或系统复位IIC总线接口z1通道多主IIC总线z串行，能够在标准模式下达到100 Kbit/s或快速模式下达到400 Kbit/s 的8位单向和双向数据传输IIS总线接口z1通道基于DMA的IIS总线用于音频接口z串行，8-/16位每通道数据传输z128字节（64字节+64字节）FIFO用于发送/接收z支持IIS格式和MSB验证数据格式USB主机z2个USB主机口z遵守OHCI 1.0版z兼容USB1.1版本规范USB设备z1个USB设备口z5端点USB设备z兼容USB1.1版本规范SD主接口z与SD存储卡协议1.0版本兼容z与SDIO卡协议1.0版本兼容z具有字节FIFO用于发送/接收z基于DMA或基于中断模式操作z与多媒体卡2.11版本兼容SPI接口z与2通道串行外部接口2.11版本协议兼容z 2 x8位移位寄存器用于发送/接收 z基于DMA或基于中断模式操作工作电压范围z内核1.8Vz存储器：2.5V/3.3Vz输入/输出口：3.3V工作频率z最大203MHZ封装z272-FBGA方框图引脚分配表1-1 272脚FBGA引脚分配——按引脚编号排序（图表3-1）引脚号引脚名引脚号引脚名引脚号引脚名A1DATA19B14ADDR0/GPA0D10ADDR19/GPA4 A2DATA18B15nSRAS D11VDDiA3DATA16B16nBE1:nWBE1:DQM1D12ADDR10A4DATA15B17VSSi D13ADDR5A5DATA11C1DATA24D14ADDR1A6VDDMOP C2DATA23D15VSSMOPA7DATA6C3DATA21D16SCKEA8DATA1C4VDDi D17nGCS0A9ADDR21/GPA6C5DATA12E1DATA31A10ADDR16/GPA1C6DATA7E2DATA29A11ADDR13C7DATA4E3DATA28A12VSSMOP C8VDDi E4DATA30A13ADDR6C9ADDR25/GPA10E5VDDMOPA14ADDR2C10VSSMOP E6VSSMOPA15VDDMOP C11ADDR14E7DATA3A16nBE3:nWBE3:DQM3C12ADDR7E8ADDR26/GPA11A17nBE0:nWBE0:DQM0C13ADDR3E9ADDR23/GPA8B1DATA22C14nSCAS E10ADDR18/GPA3 B2DATA20C15nBE2:nWBE2:DQM2E11VDDMOPB3DATA17C16nOE E12ADDR11B4VDDMOP C17VDDi E13nWEB5DATA13D1DATA27E14nGCS3/GPA14 B6DATA9D2DATA25E15nGCS1/GPA12 B7DATA5D3VSSMOP E16nGCS2/GPA13 B8DATA0D4DATA26E17nGCS4/GPA15 B9ADDR24/GPA9D5DATA14F1TOUT1/GPB1 B10ADDR17/GPA2D6DATA10F2TOUT0/GPB0 B11ADDR12D7DATA2F3VSSMOPB12ADDR8D8VDDMOP F4TOUT2/GPB2 B13ADDR4D9ADDR22/GPA7F5VSSOP引脚号引脚名引脚号引脚名引脚号引脚名F6VSSi H4nXDREQ1/GPB8K13TXD2/nRTS1/GPH6 F7DATA8H5nTRST K14RXD1/GPH5F8VSSMOP H6TCK K15TXD0/GPH2F9VSSi H12CLE/GPA17K16TXD1/GPH4F10ADDR20/GPA5H13VSSOP K17RXD0/GPH3F11VSSi H14VDDMOP L1VD0/GPC8F12VSSMOP H15VSSi L2VD1/GPC9F13SCLK0H16XTOpll L3LCDVF2/GPC7F14SCLK1H17XTIpll L4VD2/GPC10F15nGCS5/GPA16J1TDI L5VDDiarmF16nGCS6:nSCS0J2VCLK:LCD_HCLK/GPC1L6LCDVF1/GPC6F17nGCS7:nSCS1J3TMS L7IICSCL/GPE14G1nXBACK/GPB5J4LEND:STH/GPC0L9EINT11/nSS1/GPG3 G2nXDACK1/GPB7J5TDO L11VDDi_UPLLG3TOUT3/GPB3J6VLINE:HSYNC:CPV/GPC2L12nRTS0/GPH1G4TCLK0/GPB4J7VSSiarm L13UPLLCAPG5nXBREQ/GPB6J11EXTCLK L14nCTS0/GPH0 G6VDDalive J12nRESET L15EINT6/GPF6 G7VDDiarm J13VDDi L16UCLK/GPH8 G9VSSMOP J14VDDalive L17EINT7/GPF7 G11ADDR15J15PWREN M1VSSiarmG12ADDR9J16nRSTOUT/GPA21M2VD5/GPC13 G13nWAIT J17nBATT_FLT M3VD3/GPC11 G14ALE/GPA18K1VDDOP M4VD4/GPC12 G15nFWE/GPA19K2VM:VDEN:TP/GPC4M5VSSiarmG16nFRE/GPA20K3VDDiarm M6VDDOPG17nFCE/GPA22K4VFRAME:VSYNC:STV/GPC3M7VDDiarmH1VSSiarm K5VSSOP M8IICSDA/GPE15 H2nXDACK0/GPB9K6LCDVF0/GPC5M9VSSiarmH3nXDREQ0/GPB10K12RXD2/nCTS1/GPH7M10DP1/PDP0引脚号引脚名引脚号引脚名引脚号引脚名M11EINT23/nYPON/GPG15P8SPICLK0/GPE13T5I2SLRCK/GPE0M12RTCVDD P9EINT12/LCD_PWREN/GPG4T6SDCLK/GPE5M13VSSi_MPLL P10EINT18/GPG10T7SPIMISO0/GPE11 M14EINT5/GPF5P11EINT20/XMON/GPG12T8EINT10/nSS0/GPG2 M15EINT4/GPF4P12VSSOP T9VSSOPM16EINT2/GPF2P13DP0T10EINT17/GPG9M17EINT3/GPF3P14VDDi_MPLL T11EINT22/YMON/GPG1 4N1VD6/GPC14P15VDDA_ADC T12DN0N2VD8/GPD0P16XTIrtc T13OM3N3VD7/GPC15P17MPLLCAP T14VSSA_ADCN4VD9/GPD1R1VDDiarm T15AIN1N5VDDiarm R2VD14/GPD6T16AIN3N6CDCLK/GPE2R3VD17/GPD9T17AIN5N7SDDAT1/GPE8R4VD18/GPD10U1VD15/GPD7N8VSSiarm R5VSSOP U2VD19/GPD11N9VDDOP R6SDDAT0/GPE7U3VD21/GPD13N10VDDiarm R7SDDAT3/GPE10U4VSSiarmN11DN1/PDN0R8EINT8/GPG0U5I2SSDI/nSS0/GPE3N12Vref R9EINT14/SPIMOSI1/GPG6U6I2SSDO/I2SSDI/GPE4 N13AIN7R10EINT15/SPICLK1/GPG7U7SPIMOSI0/GPE12N14EINT0/GPF0R11EINT19/TCLK1/GPG11U8EINT9/GPG1N15VSSi_UPLL R12CLKOUT0/GPH9U9EINT13/SPIMISO1/G PG5N16VDDOP R13R/nB U10EINT16/GPG8N17EINT1/GPF1R14OM0U11EINT21/nXPON/GPG 13P1VD10/GPD2R15AIN4U12CLKOUT1/GPH10 P2VD12/GPD4R16AIN6U13NCONP3VD11/GPD3R17XTOrtc U14OM2P4VD23/nSS0/GPD15T1VD13/GPD5U15OM1P5I2SSCLK/GPE1T2VD16/GPD8U16AIN0P6SDCMD/GPE6T3VD20/GPD12U17AIN2P7SDDAT2/GPE9T4VD22/nSS1/GPD14--引脚号引脚名默认功能I/O状态@BUS REQI/O状态@PWR-offI/O状态@nRESETI/O类型C3DATA21DATA21Hi-z Hi-z I t12 B1DATA22DATA22Hi-z Hi-z I t12 C2DATA23DATA23Hi-z Hi-z I t12 D3VSSMOP VSSMOP P P P s3o E5VDDMOP VDDMOP P P P d3o C1DATA24DATA24Hi-z Hi-z I t12 D2DATA25DATA25Hi-z Hi-z I t12 D4DATA26DATA26Hi-z Hi-z I t12 D1DATA27DATA27Hi-z Hi-z I t12 E3DATA28DATA28Hi-z Hi-z I t12 E2DATA29DATA29Hi-z Hi-z I t12 E4DATA30DATA30Hi-z Hi-z I t12 E1DATA31DATA31Hi-z Hi-z I t12 F3VSSMOP VSSMOP P P P s3o F5VSSOP VSSOP P P P s3o F2TOUT0/GPB0GPB0–/–O(L)/–I t8 F1TOUT1/GPB1GPB1–/–O(L)/–I t8 F4TOUT2/GPB2GPB2–/–O(L)/–I t8 G3TOUT3/GPB3GPB3–/–O(L)/–I t8 G4TCLK0/GPB4GPB4–/––/–I t8 G1nXBACK/GPB5GPB5–/––/–I t8 G5nXBREQ/GPB6GPB6–/––/–I t8 G2nXDACK1/GPB7GPB7–/––/–I t8 G6VDDalive VDDalive P P P d1i G7VDDiarm VDDiarm P P P d1c H1VSSiarm VSSiarm P P P s3i H4nXDREQ1/GPB8GPB8–/––/–I t8 H2nXDACK0/GPB9GPB9–/––/–I t8 H3nXDREQ0/GPB10GPB10–/––/–I t8 H5nTRST nTRST I I I is H6TCK TCK I I I is J1TDI TDI I I I is J3TMS TMS I I I is引脚号引脚名默认功能I/O状态@BUS REQI/O状态@PWR-offI/O状态@nRESETI/O类型J5TDO TDO O O O ot J4LEND:STH/GPC0GPC0–/–O(L)/–I t8 J2VCLK:LCD_HCLK/GPC1GPC1–/–O(L)/–I t8 J6VLINE:HSYNC:CPV/GPC2GPC2–/–O(L)/–I t8 K3VDDiarm VDDiarm P P P d1c J7VSSiarm VSSiarm P P P s3i K2VM:VDEN:TP/GPC4GPC4–/–O(L)/–I t8 K4VFRAME:VSYNC:STV/GPC3GPC3–/–O(L)/–I t8 K1VDDOP VDDOP P P P d3o K5VSSOP VSSOP P P P s3o K6LCDVF0/GPC5GPC5–/–O(L)/–I t8 L6LCDVF1/GPC6GPC6–/–O(L)/–I t8 L3LCDVF2/GPC7GPC7–/–O(L)/–I t8 L1VD0/GPC8GPC8–/–O(L)/–I t8 L2VD1/GPC9GPC9–/–O(L)/–I t8 L4VD2/GPC10GPC10–/–O(L)/–I t8 M3VD3/GPC11GPC11–/–O(L)/–I t8 L5VDDiarm VDDiarm P P P d1c M1VSSiarm VSSiarm P P P s3i M4VD4/GPC12GPC12–/–O(L)/–I t8 M2VD5/GPC13GPC13–/–O(L)/–I t8 N1VD6/GPC14GPC14–/–O(L)/–I t8 N3VD7/GPC15GPC15–/–O(L)/–I t8 N2VD8/GPD0GPD0–/–O(L)/–I t8 N4VD9/GPD1GPD1–/–O(L)/–I t8 P1VD10/GPD2GPD2–/–O(L)/–I t8 P3VD11/GPD3GPD3–/–O(L)/–I t8 P2VD12/GPD4GPD4–/–O(L)/–I t8 R1VDDiarm VDDiarm P P P d1c M5VSSiarm VSSiarm P P P s3i T1VD13/GPD5GPD5–/–O(L)/–I t8 R2VD14/GPD6GPD6–/–O(L)/–I t8 U1VD15/GPD7GPD7–/–O(L)/–I t8引脚号引脚名默认功能I/O状态@BUS REQI/O状态@PWR-offI/O状态@nRESETI/O类型T2VD16/GPD8GPD8–/–O(L)/–I t8 R3VD17/GPD9GPD9–/–O(L)/–I t8 R4VD18/GPD10GPD10–/–O(L)/–I t8 U2VD19/GPD11GPD11–/–O(L)/–I t8 T3VD20/GPD12GPD12–/–O(L)/–I t8 U3VD21/GPD13GPD13–/–O(L)/–I t8 T4VD22/nSS1/GPD14GPD14–/–O(L)/–I t8 P4VD23/nSS0/GPD15GPD15–/–O(L)/–I t8 N5VDDiarm VDDiarm P P P d1c U4VSSiarm VSSiarm P P P s3i M6VDDOP VDDOP P P P d3o R5VSSOP VSSOP P P P s3o T5I2SLRCK/GPE0GPE0–/–O(L)/–I t8 P5I2SSCLK/GPE1GPE1–/–O(L)/–I t8 N6CDCLK/GPE2GPE2–/–O(L)/–I t8 U5I2SSDI/nSS0/GPE3GPE3–/–/––/–/–I t8 U6I2SSDO/I2SSDI/GPE4GPE4–/–/–O(L)/–/–I t8 T6SDCLK/GPE5GPE5–/–O(L)/–I t8 P6SDCMD/GPE6GPE6–/–Hi-z/–I t8 R6SDDAT0/GPE7GPE7–/–Hi-z/–I t8 N7SDDAT1/GPE8GPE8–/–Hi-z/–I t8 P7SDDAT2/GPE9GPE9–/–Hi-z/–I t8 R7SDDAT3/GPE10GPE10–/–Hi-z/–I t8 T7SPIMISO0/GPE11GPE11–/–Hi-z/–I t8 U7SPIMOSI0/GPE12GPE12–/–Hi-z/–I t8 P8SPICLK0/GPE13GPE13–/–Hi-z/–I t8 M7VDDiarm VDDiarm P P P d1c N8VSSiarm VSSiarm P P P s3i L7IICSCL/GPE14GPE14–/–Hi-z/–I d8 M8IICSDA/GPE15GPE15–/–Hi-z/–I d8 R8EINT8/GPG0GPG0–/––/–I t8 U8EINT9/GPG1GPG1–/––/–I t8 T8EINT10/nSS0/GPG2GPG2–/–/––/–/–I t8引脚号引脚名默认功能I/O状态@BUS REQI/O状态@PWR-offI/O状态@nRESETI/O类型L9EINT11/nSS1/GPG3GPG3–/–/––/–/–I t8 P9EINT12/LCD_PWREN/GPG4GPG4–/–/––/O(L)/–I t8 U9EINT13/SPIMISO1/GPG5GPG5–/–/––/Hi-z/–I t8 R9EINT14/SPIMOSI1/GPG6GPG6–/–/––/Hi-z/–I t8 T9VSSOP VSSOP P P P s3o N9VDDOP VDDOP P P P d3o N10VDDiarm VDDiarm P P P d1c M9VSSiarm VSSiarm P P P s3i R10EINT15/SPICLK1/GPG7GPG7–/–/––/Hi-z/–I t8 U10EINT16/GPG8GPG8–/––/–I t6 T10EINT17/GPG9GPG9–/––/–I t6 P10EINT18/GPG10GPG10–/––/–I t6 R11EINT19/TCLK1/GPG11GPG11–/–/––/–/–I t12 P11EINT20/XMON/GPG12GPG12–/–/––/O(L)/–I t12 U11EINT21/nXPON/GPG13GPG13–/–/––/O(L)/–I t12 T11EINT22/YMON/GPG14GPG14–/–/––/O(L)/–I t12 M11EINT23/nYPON/GPG15GPG15–/–/––/O(L)/–I t12 R12CLKOUT0/GPH9GPH9–/–O(L)/–I t12 U12CLKOUT1/GPH10GPH10–/–O(L)/–I t12 M10DP1/PDP0DP1––AI us N11DN1/PDN0DN1––AI us P13DP0DP0––AI us T12DN0DN0––AI us U13NCON NCON––I is R13R/nB R/nB––I is T13OM3OM3––I is U14OM2OM2––I is U15OM1OM1––I is R14OM0OM0––I is P12VSSOP VSSOP P P P s3oT14VSSA_ADC VSSA_ADCP P P s3tN12Vref Vref––AI ia U16AIN0AIN0––AI r10引脚号引脚名默认功能I/O状态@BUS REQI/O状态@PWR-offI/O状态@nRESETI/O类型T15AIN1AIN1––AI r10 U17AIN2AIN2––AI r10 T16AIN3AIN3––AI r10 R15AIN4AIN4––AI r10 T17AIN5AIN5––AI r10 R16AIN6AIN6––AI r10 N13AIN7AIN7––AI r10P15VDDA_ADC VDDA_ADCP P P d3tR17XTOrtc XTOrtc––AO gp P16XTIrtc XTIrtc––AI gp M12RTCVDD RTCVDD P P P d1iP14VDDi_MPLL VDDi_MPLLP P P d1cM13VSSi_MPLL VSSi_MPLLP P P s3iP17MPLLCAP MPLLCAP––AI gpL11VDDi_UPLL VDDi_UPLLP P P d1cN15VSSi_UPLL VSSi_UPLLP P P s3iL13UPLLCAP UPLLCAP––AI gp N16VDDOP VDDOP P P P d3o N14EINT0/GPF0GPF0–/––/–I t8 N17EINT1/GPF1GPF1–/––/–I t8 M16EINT2/GPF2GPF2–/––/–I t8 M17EINT3/GPF3GPF3–/––/–I t8 M15EINT4/GPF4GPF4–/––/–I t8 M14EINT5/GPF5GPF5–/––/–I t8 L15EINT6/GPF6GPF6–/––/–I t8 L17EINT7/GPF7GPF7–/––/–I t8 L16UCLK/GPH8GPH8–/––/–I t8 L14nCTS0/GPH0GPH0–/––/–I t8 L12nRTS0/GPH1GPH1–/–O(H)/–I t8 K15TXD0/GPH2GPH2–/–O(H)/–I t8 K17RXD0/GPH3GPH3–/––/–I t8 K16TXD1/GPH4GPH4–/–O(H)/–I t8 K14RXD1/GPH5GPH5–/––/–I t8引脚号引脚名默认功能I/O状态@BUS REQI/O状态@PWR-offI/O状态@nRESETI/O类型K13TXD2/nRTS1/GPH6GPH6–/–O(H)/–I t8 K12RXD2/nCTS1/GPH7GPH7–/––/–I t8J17nBATT_FLT nBATT_FLT––I isJ16nRSTOUT/GPA21nRSTOUT–/–O(L)/–O b8 J15PWREN PWREN O(H)O(L)O b8 J12nRESET nRESET––I isJ14VDDalive VDDalive P P P d1i J11EXTCLK EXTCLK––AI isJ13VDDi VDDi P P P d1c H17XTIpll XTIpll––AI m26 H16XTOpll XTOpll––AO m26 H15VSSi VSSi P P P s3i H13VSSOP VSSOP P P P s3o H14VDDMOP VDDMOP P P P d3o G17nFCE/GPA22nFCE O(H)/–O(H)/–O b8 G16nFRE/GPA20nFRE O(H)/–O(H)/–O b8 G15nFWE/GPA19nFWE O(H)/–O(H)/–O b8 G14ALE/GPA18ALE O(L)/–O(L)/–O b8 H12CLE/GPA17CLE O(L)/–O(L)/–O b8 G13nWAIT nWAIT––I isF17nGCS7:nSCS1nGCS7Hi-z O(H)O ot F16nGCS6:nSCS0nGCS6Hi-z O(H)O ot F15nGCS5/GPA16nGCS5Hi-z O(H)/–O ot E17nGCS4/GPA15nGCS4Hi-z O(H)/–O ot E14nGCS3/GPA14nGCS3Hi-z O(H)/–O ot E16nGCS2/GPA13nGCS2Hi-z O(H)/–O ot E15nGCS1/GPA12nGCS1Hi-z O(H)/–O ot D17nGCS0nGCS0Hi-z O(H)O ot D16SCKE SCKE Hi-z O(L)O ot D15VSSMOP VSSMOP P P P s3o F14SCLK1SCLK1Hi-z O(L)O t16 C17VDDi VDDi P P P d1c F13SCLK0SCLK0Hi-z O(L)O t16引脚号引脚名默认功能I/O状态@BUS REQI/O状态@PWR-offI/O状态@nRESETI/O类型B17VSSi VSSi P P P s3i E13nWE nWE Hi-z O(H)O(H)ot C16nOE nOE Hi-z O(H)O(H)ot A17nBE0:nWBE0:DQM0DQM0Hi-z O(H)O(H)ot B16nBE1:nWBE1:DQM1DQM1Hi-z O(H)O(H)ot C15nBE2:nWBE2:DQM2DQM2Hi-z O(H)O(H)ot A16nBE3:nWBE3:DQM3DQM3Hi-z O(H)O(H)ot B15nSRAS nSRAS Hi-z O(H)O(H)ot C14nSCAS nSCAS Hi-z O(H)O(H)ot A15VDDMOP VDDMOP P P P d3o F12VSSMOP VSSMOP P P P s3o B14ADDR0/GPA0ADDR0Hi-z/–O(L)/–O(L)ot D14ADDR1ADDR1Hi-z O(L)O(L)ot A14ADDR2ADDR2Hi-z O(L)O(L)ot C13ADDR3ADDR3Hi-z O(L)O(L)ot B13ADDR4ADDR4Hi-z O(L)O(L)ot D13ADDR5ADDR5Hi-z O(L)O(L)ot A13ADDR6ADDR6Hi-z O(L)O(L)ot C12ADDR7ADDR7Hi-z O(L)O(L)ot B12ADDR8ADDR8Hi-z O(L)O(L)ot G12ADDR9ADDR9Hi-z O(L)O(L)ot A12VSSMOP VSSMOP P P P s3o E11VDDMOP VDDMOP P P P d3o D12ADDR10ADDR10Hi-z O(L)O(L)ot E12ADDR11ADDR11Hi-z O(L)O(L)ot D11VDDi VDDi P P P d1c F11VSSi VSSi P P P s3i B11ADDR12ADDR12Hi-z O(L)O(L)ot A11ADDR13ADDR13Hi-z O(L)O(L)ot C11ADDR14ADDR14Hi-z O(L)O(L)ot G11ADDR15ADDR15Hi-z O(L)O(L)ot A10ADDR16/GPA1ADDR16Hi-z O(L)/–O(L)ot B10ADDR17/GPA2ADDR17Hi-z O(L)/–O(L)ot引脚号引脚名默认功能I/O状态@BUS REQI/O状态@PWR-offI/O状态@nRESETI/O类型C10VSSMOP VSSMOP P P P s3o E10ADDR18/GPA3ADDR18Hi-z/–O(L)O(L)ot D10ADDR19/GPA4ADDR19Hi-z/–O(L)O(L)ot F10ADDR20/GPA5ADDR20Hi-z/–O(L)O(L)ot A9ADDR21/GPA6ADDR21Hi-z/–O(L)O(L)ot D9ADDR22/GPA7ADDR22Hi-z/–O(L)O(L)ot E9ADDR23/GPA8ADDR23Hi-z/–O(L)O(L)ot B9ADDR24/GPA9ADDR24Hi-z/–O(L)O(L)ot C9ADDR25/GPA10ADDR25Hi-z/–O(L)O(L)ot E8ADDR26/GPA11ADDR26Hi-z/–O(L)O(L)ot C8VDDi VDDi P P P d1c F9VSSi VSSi P P P s3i D8VDDMOP VDDMOP P P P d3o G9VSSMOP VSSMOP P P P s3o B8DATA0DATA0Hi-z Hi-z Hi-z t12 A8DATA1DATA1Hi-z Hi-z Hi-z t12 D7DATA2DATA2Hi-z Hi-z Hi-z t12 E7DATA3DATA3Hi-z Hi-z Hi-z t12 C7DATA4DATA4Hi-z Hi-z Hi-z t12 B7DATA5DATA5Hi-z Hi-z Hi-z t12 A7DATA6DATA6Hi-z Hi-z Hi-z t12 C6DATA7DATA7Hi-z Hi-z Hi-z t12 A6VDDMOP VDDMOP P P P d3o F8VSSMOP VSSMOP P P P s3o F7DATA8DATA8Hi-z Hi-z Hi-z t12 B6DATA9DATA9Hi-z Hi-z Hi-z t12 D6DATA10DATA10Hi-z Hi-z Hi-z t12 A5DATA11DATA11Hi-z Hi-z Hi-z t12 C5DATA12DATA12Hi-z Hi-z Hi-z t12 B5DATA13DATA13Hi-z Hi-z Hi-z t12 D5DATA14DATA14Hi-z Hi-z Hi-z t12 A4DATA15DATA15Hi-z Hi-z Hi-z t12 B4VDDMOP VDDMOP P P P d3o博创科技第21页共21页表1-2 272脚FPGA引脚分配（图表9-9）引脚号引脚名默认功能I/O状态@BUS REQI/O状态@PWR-offI/O状态@nRESETI/O类型E6VSSMOP VSSMOP P P P s3o C4VDDi VDDi P P P d1c F6VSSi VSSi P P P s3i A3DATA16DATA16Hi-z Hi-z Hi-z t12 B3DATA17DATA17Hi-z Hi-z Hi-z t12 A2DATA18DATA18Hi-z Hi-z Hi-z t12 A1DATA19DATA19Hi-z Hi-z Hi-z t12 B2DATA20DATA20Hi-z Hi-z Hi-z t12备注：1. The @BUS REQ. shows the pin states at the external bus, which is used by the other bus master.2.“- ”标志说明在总线请求模式下引脚状态没有变化。
