基于ARM和FPGA的LED显示屏控制系统的设计

ｎ酥网芝翟雾絮黧：。

：＝：吲：。

．文章编号：１６７ｌ一４５９８Ｉ２００９）１２—２４２９—０３中图分类号：ＴＰ３０２．１文献标识码：Ａ基于ＡＲＭ和ＦＰＧＡ的ＬＥＤ显示屏控制系统的设计张玉杰１，马立云１，张贺艳２（１．陕西科技大学电气与信息工程学院，陕西西安７１００２１；２．中石化中原油田普光分公司天然气净化厂，四川达州６３６１５６）摘要：根据Ｉ．ＥＤ显示模块的结构特点。

结合ＣＰＩ，Ｄ技术实现ＬＥＤ屏的动态扫描显示，设计了基于ＡＲＭ和ＦＰＧＡ的ＬＥＤ显示屏控制系统；该系统以ＡＲＭ芯片￥３Ｃ２４４０为控制核心．在口，编程逻辑器件ＥＰｌＣ６辅助下。

完成ｒ数据存储与更新、显示画面的刷新、动画处理、循环艟示；并通过以太网实现与上位机的通信；该系统支持２５６灰度级会彩ＬＥＤ屏的文字、图片和动画的显示，同时可以存储丰富的显示内容，能进行远程传输数据。

关键词：ＬＥＤ显示；嵌人式；可编程逻辑器件；以太网ＤｅｓｉｇｎｏｆＬＥＤ－－ｓｃｒｅｅｎＤｉｓｐｌａｙＣｏｎｔｒｏｌＳｙｓｔｅｍｂａｓｅｄｏｎＡＲＭａｎｄＦＰＧＡＺｈａｎｇＹｕｊｉｅｌ，ＭａＬｉｙｕｎ２，ＺｈａｎｇＨｅｙａｎ３（１．ＣｏｌｌｅｇｅｏｆＥｌｅｃｔｒｉｃａｌａｎｄＩｎｆｏｒｍａｔｉｏｎＥｎｇｉｎｅｅｒｉｎｇ。

ＳｈａａｎＸｉＵｎｉｖｅｒｓｉｔｙｏｆＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙ，Ｘｉ’ａｎ７１００２１，Ｃｈｉｎａ；２．ＳｉｎｏｐｅｃＺｈｏｎｇｙｕａｎｏｉｌｆｉｅｌｄｂｒａｎｃｈＮａｔｕｒａｌＧａｓＰｕｒｉｆｉｃａｔｉｏｎＰｌａｎｔ，Ｄａｚｈｏｕ６３６１５６，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：ＡｃｃｏｒｄｉｎｇｔＯｔｈｅｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｌａｒｇｅＬＥＤｍｏｄｕｌｅｓｔｒｕｃｔｕｒｅ，ｃｏｍｉｂｉｎｉｎｇｗｉｔｈｔｈｅｔｅｃｈｎｏｌｏｇｙｏｆＣＰＬＤ，ｔｈｅｄｙｎａｍｉｃｓｃａｎｎｉｎｇｄｉｓｐｌａｙｏｆｔｈｅＬＥＤｄｉｓｐｌａｙｗａｓｒｅａｌｉｚｅｄ．ＡＬＥＤ—ｓｃｒｅｅｎＤｉｓｐｌａｙＣｏｎｔｒｏｌＳｙｓｔｅｍｂａｓｅｄＡＲＭａｎｄＦＰＧＡｗａｓｄｅ－ｓｉｇｎｅｄ．Ｕｎｄｅｒｔｈｅｃｏｎｔｒｏｌｏｆｔｈｅｃｈｉｐ￥３Ｃ２４４０ｗｉｔｈｔｈｅｈｅｌｐｏｆｐｒｏｇｒａｍｍａｂｌｅｌｏｇｉｃｄｅｖｉｃｅＥＰｌＣ６。

ｔｈｅｃｏｎｔｒｏｌｓｙｓｔｅｍａｃｃｏｍ—ｐｌｉｓｈｅｄｔｈｅｄａｔａｓｔｏｒｅａｎｄｕｐｄａｔｅ，ｃａｒｔｏｏｎｐｒｏｃｅｓｓｉｎｇ，ｃｉｒｃｕｌａｔｉｏｎｓｈｏｗｉｎｇｅｔｃ．Ａｔｔｈｅｓａｍｅｔｉｍｅ，ｔｈｅｃｏｍｍｕｎｉｃａｔｉｏｎｗｉｔｈｔｈｅＰＣＷＳＳａｃｃｏｍｐｌｉｓｈｅｄｂｙｔｈｅＥｔｈｅｍｅｔ．Ｔｈｉｓｓｙｓｔｅｍｓｕｐｐｏｒｔｔｅｘｔｓ．ｐｉｃｔｕｒｅｓａｎｄａｎｉｍａｔｉｏｎｔＯｄｉｓｐｌａｙ２５６ｇｒａｙ－－ｓｃａｌｅｆｕｌｌ—ｃｏｌｏｒＬＥＤｓｃｒｅｅｎ，ｍｅａｎｗｈｉｌｅｉｔｃａｎｓｔｏｒｅｍｏｒｅｄａｔａ，ａｎｄｔｈｅｄａｔａｂｅｔｒａｎｓｍｉｔｔｅｄｗｉｔｈｏＵｔｔｈｅｒｅｓｔｒｉｃｔｉｏｎｏｆｄｉｓｔａｎｃｅ．Ｋｅｙｗｏｒｄｓ：ＬＥＤｄｉｓｐｌａｙ；ＡＲＭ；ＦＰＧＡ；ＥｔｈｅｒｎｅｔＯ引言近年来，随着平板显示技术不断进步。

大屏幕ＬＥＤ显示屏己广泛用于体育场馆、机场、车站等场所，用于显示文字、图形、动画及动态视频影像等多媒体信息…。

为满足显示区域较大、显示内容切换频繁等相对较复杂的应用场合，目前以ＦＰＧＡ为核心的Ｉ，ＥＤ屏控制系统［２］和以３２位微处理器为核心的ＬＥＤ显示屏控制系统旧】已经应用于大屏ＬＥＤ控制，但是以ＦＰＧＡ为核心的ＬＥＤ显示屏控制系统设计实现起来比较复杂，并且需要以高性能的ＦＰＧＡ芯片作为基础。

而以３２位微处理器为核心的Ｉ。

ＥＤ显示屏控制系统不够灵活，在改变ＬＥＤ屏幕显示尺寸时，需要大幅修改系统设计。

本文提出了一种新型的嵌入式ＬＥＤ彩色显示屏控制器的设计方案，该方案采用ＡＲＭ９芯片为主控制单元，ＦＰＧＡ芯片为扫描控制单元，采用这个方案，可以有效简化显示屏的电路结构，提高整个控制系统的灵活性和可靠性。

ｌ系统的组成和工作原理该系统采用基于ＡＲＭ核的新一代３２位嵌入式ＲＩＳＣ微处理器和ＳＤＲＡＭ组成控制中心，由ＦＰＧＡ和双体ＲＡＭ组成扫描控制模块，以ＦＬＡＳＨ作为存储器模块，采用以太网传输数据。

组成ＬＥＤ屏的控制系统。

系统框图如图１所示。

图片烧写程序大致过程为：主机通过ＴＦＴＰ协议将图片传输给系统以太网接［】模块，以太网接ｕ模块解析协议，接收图片数据，然后将数据传输给Ｓ３Ｃ２４４０，￥３Ｃ２４４０将接收到的数据写入存储模块ＮＡＮＤＦＬＡＳＨ。

在显示时，￥３Ｃ２４４０读取ＦＬＡＳＨ中的数据，通过ＳＰＩ接口将数据传输给扫描控制模块，经扫描控制模块处理后传输到ＬＥＤ屏幕上显示。

图１基于ＡＲＭ和ＦＰＧＡ的ＬＥＤ显示屏控制系统框图２系统的硬件设计２．ＩＡＲＭ徽处理器的选型￥３Ｃ２４４０是基于ＡＲＭ９２０Ｔ核的一款处理器。

它的特点具收稿日期：２００９一０６－２５）修回日期：２００９－０７－２８，１奉如下：基金项目：陕阿省１二业攻关项Ｈ（２００：Ｋ０５～Ｇ１８）。

（１）ＡＲＭ９２０Ｔ核由ＡＲＭ９ＴＤＭＩ，存储管理单元作者简介：张Ｅ杰（１９６３～），男，陕西人．工学硕上，主要从事控制理（ＭＭＵ）和高速缓存三部分组成…。

其中ＭＭＵ可以管理虚论、信号检测ｔｊ处理方向的研究。

拟内存，高速缓存由独立的１６ＫＢ地址和１６ＫＢ数据高速中华测控网ｃｈｉｎａｒｎｃａ．ｃｏｒｎ万方数据·２４３０·计算机测世与控制铆１７毪Ｃａｃｈｅ组成。

（２）片上有一个ＬＣＤ控制器，３个通道的ＵＡＲＴ、２通道的ＳＰＩ和４通道的ＤＭＡ。

（３）支持ＮＡＮＤＦＩ。

ＡＳＨ系统引导，系统管理器（片选逻辑和ＳＤＲＡＭ控制器）。

（４）处理器工作频率最高可以达到４００ＭＨｚ。

综合上述特点，￥３Ｃ２４４０处理器的工作频率极大地提高系统的运行速度，这个频率能够使处理器轻松的运行于Ｗｉｎ—ｄｏｗｓＣＥ，Ｌｉｎｕｘ等操作系统以及较为复杂的信息处理，可以大大减少软件开发时间；￥３Ｃ２４４０强大的内部中断，便于ＴＣＰ／ＩＰ的轮询调用；￥３Ｃ２４４０有１１７个通用可编程多功能的ＵＯ端口可方便与以太网控制器ＲＴＬ８０１９ＡＳ连接；￥３Ｃ２４４０有着丰富的外设资源，可以大大简化外围电路中的扩展部分，降低了系统的复杂度，所以选定￥３Ｃ２４４０为该系统的ＣＰＵ。

２．２ＳＤＲＡＭ接口电路的设计ＳＤＲＡＭ（ＳｙｎｃｈｒｏｎｏｕｓＤＲＡＭ）即同步ＤＲＡＭ。

ＳＤＲＡＭ在系统中主要用作程序的运行空间，当系统启动时，ＭＣＵ首先从复位地址０ｘ０处读取启动代码，在完成系统的初始化后，程序代码调入ＳＤＲＡＭ中运行，以提高系统的运行速度。

同时，系统及用户堆栈、运行数据也都放在ＳＤＲＡＭ中。

本系统中ＳＤＲＡＭ选用ＳＡＭＳＵＮＧ公司的Ｋ４Ｓ５６１６３２Ｄ，它是４Ｍｘｌ６ｂｉｔｘ４ｂａｎｋ的同步ＤＲＡＭ，容量为３２ＭＢ［５］。

用２片Ｋ４Ｓ５６１６３２Ｄ并联构建３２位ＳＤＲＡＭ存储器系统，其中一片为高１６位，另一片为低１６位，使数据总线宽度达到３２ｂｉｔ，总容量达到６４ＭＢ，将其地址空间映射在￥３Ｃ２４４０的ｂａｎｋ６，即将￥３Ｃ２４４０的ｂａｎｋ６片选信号接至两片Ｋ４Ｓ５６１６３２Ｄ的ＣＳ端。

￥３Ｃ２４４０与其中一片ＳＤＲＡＭ的连接如图２所示。

Ⅸ）ｏＤＡＴ＾０刀八ＤＱｌ５＼厂—］／ＤＡＴＡｌ５Ａ０ＡＤＤＲ２以』Ａ１５＼厂］／ＡＤＤＲｌ４ＬＤＱＭｎ冒ＢＥ０ＵＩ）ＱＭｎＷＢＥｌＢＡ０ＡＤＤＲ２４Ｂ＾１ＡＤＤＲ２５ＣＫＥＳＣＫＥＣＬＫＳＣＩ，ＫＯＣＳｎＧＣＳ６Ｃ＾ＳｎＣＡＳＷＥｎＷＥＲＡＳｎＳＲＡＳＫ４Ｓ５６１６３２Ｄ５３Ｃ２４４０图２Ｓ３Ｃ２４４０与ＳＤＲＡＭ的接口电路图２．３以太网接口电路设计为解决数据的远程传输问题，设计了以太网接口。

以太网电路模块采用ＲｅａｌＴｅｋ公司生产的、带有即插即用功能的全双工以太网控制器ＲＴＬ８０１９ＡＳ，对￥３Ｃ２４４０进行以太网扩展，其主要特征包括：支持ＩＥＥＥ８０２．３｝全双工收发同时可达１０Ｍｂ／ｓ；内置１６ＫＢ的用于收发缓冲的ＳＲＡＭ；支持８／１６位数据总线、８个中断申请线及１６个Ｉ／Ｏ基地址选择；支持１０Ｂａｓｅ５．１０Ｂａｓｅ２、１０ＢａｓｅＴ并能自动的检测所连接的介质。

ＲＴＬ８０１９ＡＳ与￥３Ｃ２４４０选择跳线模式，不使用ＥＥＰＲＯＭ，也不使用ＩＳＡ总线，各引脚接线方式为ＪＰ接高电平，ＢＳ［４．．ｏ］接地，只使用ＢＲＯＭ；ＩＯＳ［２．．０３接地，内部寄存器基中华测控网ｃｈｉｎａｍｃａ．ｃｏｍ地址从３００Ｈ开始；使用ＩＲＱ２／９做中断请求引脚；ＡＵＩ接低电平，接口采用ＢＮＣ方式，使用双绞线或同轴电缆；ＰＬｌ，ＰＬＯ接低电平，自动检测以太网接口类型；ＴＰＩＮ和ＴＰＯＵＴ信号经耦合器ＦＢ２０２后，通过ＲＪ４５连接到外部以太网。

２．４存储模块的设计屏控制系统需要存储二进制可执行代码，还需要存储大量文字和图片等数据。

它要求在系统掉电之后数据不丢失，而且需要较大的存储容量，因此系统选用ＦＬＡＳＨ存储器。

考虑到大容量的ＮＯＲＦＬＡＳＨ成本较高，而ＮＡＮＤＦＩ。

ＡＳＨ具有良好的性价比和系统接口，且Ｓ３Ｃ２４４０支持ＮＡＮＤＲＯＭ启动方式，所以本系统存储模块选用了三星公司的大容量、高可靠ＮＡＮＤＦＬＡＳＨ存储器Ｋ９Ｆ１２０８。

该器件存储容量为６４ＭＢ，除此之外还有２０４８ＫＢ的空闲存储区【６］。

其Ｉ／Ｏ口为数据线和地址线的复用端口。

￥３Ｃ２４４０与ＮＡＮＤＦＬＡＳＨ的接口电路如图３所示。

１７ＤＡＴＡ７／１卜＼厂—］／１０Ｄ＾Ｔ＾ＯＲ／ｎＢＲ／ｎＢｎＣＥｎＦＣＥＣＬＥＣＬＥＡＬＥＡＬＥｎｒＥｎＦｌｒＥｎＲＥｎＦＲＥＫ９Ｆ１２０８Ｓ３Ｃ２４４０图３￥３Ｃ２４４０与ＮＡＮＤＦＬＡＳＨ的接口电路图２．５扫描控制模块的设计扫描控制模块是ＬＥＤ显示控制系统中的重要组成部分，由于ＬＥＤ屏显示是连续高速进行的，在实时地完成图像的高速扫描的同时要接收新的数据，以便更新屏幕．因此要有高速数据缓存处理电路，以防止在扫描过程中丢失数据。

该模块由一片ＦＰＧＡ和双体ＲＡＭ构成。

实现对￥３Ｃ２４４０输出的ＲＧＢ数据进行缓冲，然后在同步信号的控制下，对双体ＲＡＭ进行乒乓读写操作。

所谓乒乓操作就是当ＦＰＧＡ读取Ｘ体ＲＡＭ中的数据时∽Ｊ，同时往Ｙ体ＲＡＭ中写人数据，反过来ＦＰＧＡ写Ｘ体ＲＡＭ时进行Ｙ体ＲＡＭ的读操作，这样提高了ＦＰＧＡ处理数据的速度，实现了图像的高速扫描和新数据的同时接收。

其中，模块中的ＦＰＧＡ选用的是ＣｙｃｌｏｎｅＥＰｌＣ６［８］，它是Ａｌｔｅｒａ推出的一款高性价比ＦＰＧＡ，其密度为５９８０个逻辑单元（ＬＥ），包含２０个１２８×３６位的ＲＡＭ块（Ｍ４Ｋ模块），总的ＲＡＭ空间达到９２１６０位。