当前位置：文档之家 › 第5章 存储器和IO空间

第5章 存储器和IO空间

  • 格式：ppt
  • 大小：501.50 KB
  • 文档页数：33

下载文档原格式

  / 33

合集下载

微机原理与接口技术(第三版)课本习题答案

微机原理与接口技术(第三版)课本习题答案

第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。

指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。

总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。

2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。

从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。

8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。

5．简述8086系统中物理地址的形成过程。

8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。

8086系统采用分段并附以地址偏移量办法形成20位的物理地址。

采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。

通过一个20位的地址加法器将这两个地址相加形成物理地址。

具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。

由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。

微机原理与接口技术(第三版)课本习题答案.

微机原理与接口技术(第三版)课本习题答案.

第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。

指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。

总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。

2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。

从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。

8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。

5．简述8086系统中物理地址的形成过程。

8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。

8086系统采用分段并附以地址偏移量办法形成20位的物理地址。

采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。

通过一个20位的地址加法器将这两个地址相加形成物理地址。

具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。

由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。

第五章存储器习题(可编辑修改word版)

第五章存储器习题(可编辑修改word版)

第五章存储器及其接口1.单项选择题（1）DRAM2164(64K╳1)外部引脚有（）A.16 条地址线、2 条数据线B.8 条地址线、1 条数据线C．16 条地址线、1 条数据线 D.8 条地址线、2 条数据线(2)8086 能寻址内存贮器的最大地址范围为()A.64KBB.512KBC.1MBD.16KB（3）若用1K╳4b的组成2K╳8b的RAM，需要（）。

A．2 片 B.16 片 C.4 片 D.8 片（4）某计算机的字长是否 2 位，它的存储容量是 64K 字节编址，它的寻址范围是（）。

A．16K B.16KB C.32K D.64K（5）采用虚拟存储器的目的是（）A．提高主存的速度 B.扩大外存的存储空间C．扩大存储器的寻址空间 D.提高外存的速度（6）RAM 存储器器中的信息是（）A．可以读/写的 B.不会变动的C.可永久保留的D.便于携带的（7）用2164DRAM 芯片构成8086 的存储系统至少要（）片A．16 B.32 C.64 D.8（8）8086 在进行存储器写操作时，引脚信号 M/IO 和 DT/R 应该是（）A．00 B。

01 C。

10 D。

11（9）某SRAM 芯片上，有地址引脚线12 根，它内部的编址单元数量为（）A．1024 B。

4096 C。

1200 D。

2K（11）Intel2167(16K╳1B)需要（）条地址线寻址。

A．10 B.12 C.14 D.16（12）6116（2K╳8B）片子组成一个 64KB 的存贮器，可用来产生片选信号的地址线是（）。

A．A0~A10B。

A~A15C。

A11~A15D。

A4~A19（13）计算一个存储器芯片容量的公式为（）A．编址单元数╳数据线位数B。

编址单元数╳字节C．编址单元数╳字长D。

数据线位数╳字长（14）与 SRAM 相比，DRAM（）A．存取速度快、容量大B。

存取速度慢、容量小C．存取速度快，容量小D。

存取速度慢，容量大（15）半导动态随机存储器大约需要每隔（）对其刷新一次。

微机原理第5章半导体存储器(精)

微机原理第5章半导体存储器(精)
2
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作


&
•
•
0
0
BA
0
1
AB

微机(微型计算机技术及应用)选择题及答案(最终版)

微机(微型计算机技术及应用)选择题及答案(最终版)

第1章微型计算机概述1.微型计算机的硬件系统包括____A____.A．控制器、运算器、存储器和输入输出设备 B控制器、主机、键盘和显示器C．主机、电源、CPU和输入输出 D CPU、键盘、显示器和打印机2.CPU是由___B__组成的。

A．内存储器和控制器B．控制器和运算器C．内存储器和运算器D．内存储器、控制器和运算器3.中央处理器英文缩写是___B___。

A．MP B．CPU C．CU D．ALU4.微型计算机各部件之间是用__A___连接起来的。

A．系统总线B．AB C．CB D．DB5.通常计算机系统中的外围设备是指__A___A．外存储器、输入设备、输出设备B．外存储器、输入设备C．外存储器、输出设备D．输入设备、输出设备6.若把组成计算机中的运算器和控制器集成在一块芯片上成为___C__A．微型计算机B．单片机C．微处理器D．单板机7.8086是_C_A．单片机B．单板机C．微处理器D．微机系统8.将微处理器、内存储器及I/O接口连接起来的总线是__C_____。

A.片总线B.外总线C.系统总线D.局部总线9.微型计算机是以__B___为核心部件。

A．寄存器 B．微处理器 C．逻辑部件 D．控制部件10.微型计算机系统以__C__为主体。

A．系统软件 B．外部设备 C．微型计算机 D．操作系统11.目前微型机系统上广泛使用的机械式鼠标是一种___A___A．输入设备 B．输出设备C．输入输出设备 D．显示设备组成之一12.计算机系统总线中，用于传送读、写信号的是__C__。

A.地址总线B、数据总线C、控制总线D、以上都不对13.不属于微机应用特点的是__D__。

A.轻便、功耗低B.性能可靠C.结构灵活适宜性好D.应用面窄第2章 16位和32位微处理器1.当8086CPU的INTR=“1”时，且中断允许位IF=“1”，则CPU完成_C____后，响应该中断请求，进行中断处理。

A．当前时钟周期 B．当前总线周期 C．当前指令周期 D．下一个指令周期2.CPU的ALU主要完成_D_A．地址指针的变换B．中断管理C．产生各种时序D．算术，逻辑运算及移动操作3.8086/8088微机处理器的内部（C ），只负责指令的译码和执行.A.ALUB.BIUC.EUD.IEU4.8086CPU是__B___CPU。

存储器概述

存储器概述

EEPROM芯片2864A
N13根地址线A12～A0 8 根 数 据 线 I/O7 ～
I/O0 片选CE*
读写OE*、WE*
A12 2 A7 3 A6 4 A5 5 A4 6 A3 7 A2 8 A1 9 A0 10 I/O0 11 I/O1 12 I/O2 13 GND 14
动态RAM DRAM 4116 DRAM 2164
1 静态RAM
SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵
SRAM芯片6264 NC 1 A12 2
A7 3
存储容量为8K×8
A6 4 A5 5
28个引脚：
A4 6
13根地址线A12～A0 8根数据线D7～D0
Infineon(英飞菱)的内存条结构剖析
1、PCB板 下图是Infineon原装256MB DDR266，采用单面8颗粒TSOP封装。
2、金手指 这一根根黄色的接触点是内存与主板内存槽接触的部分，数据就是靠它们来传输的，通
常称为金手指。
3、内存芯片（颗粒）内存的芯片就是内存的灵魂所在，内存的性能、速度、容量都是由内 存芯片决定的。
只读存储器ROM
掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；
并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在
线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的
EEPROM，但只能按块（Block）擦除
28 Vcc 27 A14 26 A13 25 A8
24 A9 23 A11 22 OE 21 A10 20 CE 19 D7 18 D6 17 D5 16 D4 15 D3

（第5章操作系统的资源管理）习题五答案

（第5章操作系统的资源管理）习题五答案习题五参考答案（P132）5-1什么是虚拟资源？对主存储器⽽⾔，⽤户使⽤的虚拟资源是什么？答：虚拟资源是⽤户使⽤的逻辑资源，是操作系统将物理资源改造后，呈现给⽤户的可供使⽤的资源。

对主存储器⽽⾔，⽤户使⽤的虚拟资源是虚拟存储器。

提供给⽤户使⽤虚拟存储器的⼿段是逻辑地址空间，⽤户在编程时使⽤的是逻辑地址，空间⼤⼩不受限制（也就是说逻辑地址空间可以⽐物理地址空间⼩也可以⽐物理地址空间⼤）。

5-2常⽤的资源分配策略有哪两种？在每⼀种策略中，资源请求队列的排序原则是什么？答：常⽤的资源分配策略有先来先服务策略和优先调度策略。

在先来先服务策略中资源请求队列的排序原则是按照提出请求的先后次序排序；在优先调度策略中资源请求队列的排序原则是按照提出请求的紧迫程度（即优先级）从⾼到底排序。

5-3什么是移臂调度？什么是旋转调度？答：移臂调度是指在满⾜⼀个磁盘请求时，总是选取与当前移臂前进⽅向上最近的那个请求，使移臂距离最短。

旋转调度是指在满⾜⼀个磁盘请求时，总是选取与当前读写磁头旋转⽅向上最近的那个请求，使旋转圈数最少。

5-4什么是死锁？试举例说明。

答：⼀组进程中，每个进程都⽆限等待被该组进程中另⼀进程所占有的资源，因⽽永远⽆法得到资源，这种现象称为进程死锁，这⼀组进程就称为死锁进程。

设某系统拥有⼀台输⼊机和⼀台打印机，并为进程P1和P2所共享。

在t1时刻，进程P1和P2分别占⽤了输⼊机和打印机。

在t2（t2 > t1）时刻，进程P1请求打印机，P1将被阻塞，进⼊等待打印机的等待队列中，等待P2释放打印机。

在t3（t3 > t2）时刻，进程P2请求输⼊机，P2将被阻塞，进⼊等待输⼊机的等待队列中，等待P1释放输⼊机。

此时，P1和P2进⼊了永久的互等状态，即P1和P2成为死锁进程，出现了死锁现象。

5-5产⽣死锁的原因是什么？产⽣死锁的必要条件是什么？答：产⽣死锁的原因主要有：（1）竞争有限的系统资源。

微机原理第5版(周荷琴)第五章.pptx


例 5.4 用1K×4的SRAM芯片2114构成4K×8的存储器。 先作位扩展， 2 片 2114并接成一组 1KB存储器；再对 4 组作字扩展，用24译码器对这4组进行片选。
3. 形成片选信号的三种方法 1）线选法
用某1位高位地址做片选，低位地址与芯片地址线相连
实现片内寻址。电路简单但空间浪费大，因部分地址 线未参与译码，会地址重叠和地址不连续。 例5.5 有2块2764 EPROM芯片，用线选法对它们进行寻 址。画出译码电路示意图，并列出地址范围。 2764 容 量 8KB=23×210=213 字 节 ， 共 有 13 根 地 址 线 A12A0。可在地址总线A19A13中任选2根作线选译码 信号，当然地址范围会不同。 CE 让A13、A14接芯片1、2的片选 端，A12A0接芯片1、 2的地址线A12A0 ，就实现了线选法寻址。 这样， A13=0 选中 2764(1) ， A14=0 选中 2764(2) 。它们 不能同时选中。A12A0从000H变到FFFH，就能顺序 访问被选中芯片中的8K个字节。
2）字扩展
芯片位数已符合，只要增加地址范围，即字扩展增加
字数或容量。 例5.3 用16K×8芯片字扩展为64K×8存储器。 用4个芯片，A13A0、D7 D0、WE 线均并联，设计1 个24译码器，为各芯片提供片选信号 CS3 CS0 。
3）字位扩展
存储器芯片的容量和位数都需要进行扩展。
§5.4 存储器与CPU的连接
5.4.1 设计接口应考虑的问题
5.4.2 存储器接口设计
5.4.2 存储器接口设计
1. 地址译码器
存储器由多个芯片构成，CPU进行读/写操作时，
首先应选中特定的芯片，称为片选，然后从该芯 片中选择所要访问的存储单元。片选和访存的信 息，来源于CPU执行存储器读/写指令时，送到地 址总线上的地址信息，其中的高位用来生成片选 信号，低位直接连到芯片的地址线上，去实现片 内寻址。 用高位地址信息实现片选的电路称为地址译码器， 有门电路译码器、 N中取一译码器和 PLD（ Programmable Logic Device，可编程逻辑器件）译码 器等几种。如果用 FPGA 设计硬件系统，还可用 FPGA芯片的一部分来实现地址译码。 74LS138是常用的8中取1译码器。

微机原理和接口技术-5-2 存储系统

0110000000000000 1111111111111111
20
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
例3 （1）解：如果ROM和RAM存储器芯片都采用 8K×1的芯片，试画出存储器与CPU的连接图。
MREQ# A15-0 R/W#
CPU
D7~D0
OE#
例2解
微机原理与接口技术---Chapter5 存储器
MREQ# A20-0 R/W#
CPU
D7~D0
OE#
A20-18
000
3-8译码器
001
010
A17-0
WE A CS
256K ×8
D
WE A CS
256K ×8
D
WE A CS
256K ×8
D
D7~D0
D7~D0
D7~D0
…
111
WE A CS
如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。
注：字编址方式时，每个32位字地址能够访问4个字节； 如果按照字节编址方式，则每个地址只对应一个字节， 因此所需的地址数是前者的4倍， 218* 4=220 ，即需要20条地址线）
13
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
解：256K*8位SRAM芯片包含18根地址线 (1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线， 因为221=2048K， 其中高3位经过译码器输出后用于芯片选择， 低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。

微机原理半导体存储器

• 如 386或486微机： 物理存储器CPU能够访问旳存储器，是232字节（32
位地址线）。
虚拟存储器程序占用存储空间，可达246字节。
实存储器
由32位 RAM
地址
ROM
232＝4G
虚存储器 磁盘 设备
246＝64T
•虚拟存储器实际上是由磁盘等外存储器旳支持来 实现旳，即由操作系统把磁盘存储器当主存来使 用，以扩大内存。
所以，存储器和CPU旳连接，有三个部分： （1）、地址线旳连接； （2）、数据线旳连接； （3）、控制线旳连接。 在详细连接时应考虑下面问题：
1、CPU总线旳负载能力
在微机系统中，CPU经过总线与数片存储器和若干I/O 芯片相连，而这些芯片可能为TTL器件，或MOS器 件，所以构成系统时CPU总线能否支持其负载是必须 考虑旳问题。
24 ——VCC ——A8 ——A9 ——WE ——OE ——A10 ——CE ——D7 ——D6 ——D5 ——D4
13 ——D3
引脚功能
D0－D7 8位数据输入／输出 A0-A10地址输入 ,11位
CE 片选（芯片允许） WE 写允许 OE 输出允许
一般RAM都有这三个控制端
• 2K*8=2024*8=16384个基本元电路，用11根地址 线对其进行译码，以便对2K个单元进行选择，选 中旳8bit位同步输入/输出，数据旳方向由CE， WE，OE一起控制。
旳存取时间tRC或tWC；一般以CPU旳时序来拟定对存储
器旳存储速度旳要求 ；在存储芯片已拟定旳情况下， 则应考虑是否需要迁入TW周期等。
• 背面设计，假设能配合，不考虑插入电路。
3、存储器旳地址分配和片选问题
因为目前单片存储器旳容量依然是有限旳，所以 总是要由许多片才干构成一定容量旳存储器。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第5章存储器和I/O空间
TMSLF240x DSP具有16位地址线，可访问分别访问这三 个独立的地址空间，每个空间的容量均为64K字： （1）程序存储器空间－64K字； （2）数据存储器空间－64K字； （3）I/O空间－64K字。 注意:LF240x DSP的所有片内外设的寄存器均映射在 数据存储器空间。
6
使用IN指令，可将Flash模块置于存储器阵列访问 模式，被使用的数据操作数是无意义的。 例如： IN dummy, 0FF0Fh ；选择存储器阵列访问方式 5.2 程序存储器 程序存储器空间寻址范围为64K，包括了片内 DARAM和片内Flash。图5-1所示为LF2407A的程序存储 器空间的映射。
10
前32K字（0000h-7FFFh）是内部数据存储器空间, 包括了DARAM和片内外设的映射寄存器。 后32K字（8000h-FFFFh）空间的存储器为外部数据 存储器。 1.数据存储器映射 片内有3个DARAM块：B0、B1和B2块。 B0块:即可为数据存储器，也可配置为程序存储器。 B1、B2块:只能配置为数据存储器。 图5-2为数据存储器空间的映射。
25
等待状态控制寄存器的格式如下： 位15-11：保留，读出的值永远为0 位10-9：BVIS，总线可视模式。提供了一种跟踪内部 总线活动的方式。当运行片内的程序或数据存储器 时，位10-9允许各种总线的可视模式。 00-总线可视模式关（降低功耗和噪声）； 01-总线可视模式开（降低功耗和噪声）； 10-数据到地址总线输出到外部地址总线 数据到数据总线输出到外部数据总线
16
表5-1
第0页数据地址映射
地址 0000h-0003h 0004h 0005h 0006h 0023h-0027h 002Bh-002Fh 0060h-007Fh
名称 － IMR － IFR － － B2
说明 保留 中断屏蔽寄存器 保留 中断标志寄存器 保留 保留用作测试和仿真 双访问RAM的B2块
7
8
有两个因素决定程序存储器的配置： （1）CNF位。CNF位是状态寄存器ST1的第12位，决定 DARAM中的B0块配置在数据存储器空间，还是配置在 程序存储器空间。
0:256字的B0块被映射到数据存储器空间。
1:256字的B0块被映射到程序存储器空间。 复位时，CNF＝0， B0块被映射到数据存储器空间。 （2）MP/MC*引脚。该引脚决定是从片内Flash读取指 令。还是从外部程序存储器读取指令。
17
4.配置数据存储器 CNF位决定B0块的配置， CNF位是状态寄存器ST1的第 12位。 CNF＝0，B0块被映射为数据存储器空间。复位时， CNF＝0 CNF＝1，B0块被映射到程序存储器空间。 5.4 I/O空间 I/O空间的寻址可达64K字，图5-4 为LF2407A的I/O空 间映射。
22
表5-2 外部存储器空间访问及片选信号
外部存储空间 空间大小（字） 选通信号 程序空间 64K PS* 数据空间 64K DS* I/O空间 64K IS* LF240x DSP的外部存储器和I/O空间接口信号的功能 描述如表5-3（P60）所示。
23
5.6 等待状态发生器
当访问速度较慢的外部存储器或外设时，CPU需要产生 等待状态。等待状态是以机器周期为单位，CPU通过 READY引脚可产生任意数目的等待状态（延长访问时 间），可使快速的CPU访问慢速的外部存储器或外 设。 5.6.1 用READY信号产生等待状态信号 若CPU所访问的外设没有准备好，则外设应保持READY 引脚为低，此时LF240x等待一个CLKOUT周期，并再 次检查READY脚。若READY信号没有被使用，LF240x 将在外部访问时把READY信号拉高。 READY引脚可
24
用来产生任意数目的等待状态。 但是，当LF240x全速运行时，它不能对第一个周期作出 快速响应来产生一个基于READY的等待状态。为立即 得到等待状态，应先使用片内等待状态发生器，然 后用READY信号产生其余的等待状态。
5.6.2 用等待状态发生器产生等待状态 等待状态发生器可编程为指定的片外空间（数据、程序 或I/O）产生第一个等待状态，而与READY信号的状 态无关。为了控制等待状态发生器，就必须对映射 到I/O空间的等待状态控制寄存器（WSGR，地址为 FFFFh）访问。
1
“LF” -片内有Flash存储器； “LC” -片内有CMOS工艺的程序存储器， LF2407/ LF2407A片内: 2K字的单访问RAM（SARAM） 544字的双访问RAM-DARAM（B0块-256字；B1块-256 字；B2块-32字）
5.1 片内存储器 5.1.1 双访问RAM (DARAM) 一个机器周期内可被访问2次:主相写数据到DARAM；而 从相从DARAM读出数据。从而大大提高运行速度。
28
如果m是一个特定的读写操作的所要求的时钟周期 （CLKOUT）的数目，w是附加的等待状态数目，那么 操作将会花费（m＋w）个周期。 复位时，WSGR各位均置1，且默认每个外部空间（数 据、程序或I/O）均产生7个等待状态。 5.7 外部存储器接口 LF240x/240xA程序存储器有64K 空间的寻址空间，当 LF240x/240xA访问片内程序存储器块时，外部存储 器访问信号 PS *和STRB*无效。仅当LF240x/240xA访
18
19
I/O空间访问的控制信号为IS*。 所有64K的I/O空间均可以用IN和OUT指令来访问。当执 行IN或OUT指令时，信号IS*变为有效,可作为外部 I/O设备的片选信号。 访问外部I/O端口与访问程序存储器、数据存储器复用 相同的的地址总线和数据总线。 数据总线的宽度为16位，若使用8位的外设，即可使用 高8位数据总线，也可使用低8位数据总线，以适应 特定应用的需要。
Flash模块有4个寄存器。控制对Flash的操作。在任 意时刻，用户可以访问Flash模块中的存储器阵列， 5 也可以访问控制寄存器，但不能同时访问。
Flash模块有一个Flash控制方式寄存器来选择两种 访问模式。该寄存器映射在内部I/O空间的FF0Fh， 这是一个不能读的特殊功能寄存器，它可在Flash 的存储器阵列方式下使能Flash，用来对Flash阵列 编程。该寄存器的功能如下： 使用OUT指令，可以将Flash模块置于寄存器访问模 式，被使用的数据操作数是无意义的。例如： OUT dummy, 0FF0Fh ；选择寄存器访问方式
9
0:微控制器方式。 此时访问的是片内程序存储器（片内Flash）0000h7FFFh空间。 1:微处理器方式。 此时访问的是片外程序存储器的0000h-7FFFh空间。
无论MP/MC*引脚为何值，LF240xDSP都是从程序存储器 空间的0000h单元开始执行程序。 5.3 数据存储器
寻址范围高达64K字：
21
下面是访问等待状态发生器的寄存器的实例： IN DAT2,0FFFFh ；从等待状态发生器读取 数据到DAT2寄存器 OUT DAT2,0FFFFh ；将DAT2寄存器的数据写入 等待状态发生器，使用等待状态发生器 5.5 外部存储器接口选通信号说明
LF240x DSP可以访问如表5-2所列出的外部存储器和 I/O空间。当DSP外扩存储器和I/O时，需要将选通 信号与外部存储器和I/O的使能引脚相连。
15
3.第0页数据地址映射
数据存储器中包括存储器映射寄存器，它们位于数据 存储器的第0页（地址0000h-007Fh），表5-1对第0 页数据地址映射进行详细说明。应用中必须注意以 下几点： （1）以零等待状态访问两个映射寄存器：中断屏蔽寄 存器（IMR）和中断标志寄存器（IFR） （2）测试/仿真保留区被测试和仿真系统用于特定信 息发送。因此不能对测试/仿真地址进行操作。
13
14
编程时要注意，访问下面的数据存储器的地址空间是 非法的，并会对NMI置位。除了以下地址，任何对 设寄存器映射中的保留地址的访问也是非法的。 0080h-00FFh 701Fh-71FFh (CAN内部的) 0500h-07FFh 7230h-73FFh (部分在CAN内部) 1000h-700Fh 7440h-74FFh 7030h-703Fh 7540h-75FFh 7060h-706Fh 7600h-77EFh 77F4h-7FFFh 7080h-708Fh
4
1. Flash程序存储器
使用电擦除的方式，进行程序的修改和开发。Flash 模块特点： • 运行在3.3V电压模式。 • 对Flash编程时需要在VCCP上有5V（±5％）电 压供电。 • Flash有多个向量，用来保护它，防止被除。 • Flash的编程是由CPU来实现的。
2.Flash控制方式寄存器（FCMR）
26
11-程序到地址总线输出到外部地址总线 程序到数据总线输出到外部数据总线 位8-6：ISWS，I/O空间等待状态位。这三位决定了片 外I/O空间等待状态（0-7）的数目。复位时，这三 位置为111，为片外I/O空间的读写设定了7个等待 状态。 位5-3：DSWS，数据空间等待状态位。这三位决定了片 外数据空间等待状态（0-7）的数目。复位时，这三 位置为111，为片外数据空间的读写设定了7个等待 状态。
20
当访问片内的I/O空间时，信号IS*和STRB*变成无效， 外部地址和数据总线仅仅当访问外部I/O地址时有 效。 下面是使用汇编语言的直接访问I/O空间的实际子。 IN DAT2,0AFEEh ；从端口地址为AFEEh的外设 ；读数据，并存入DAT2寄器 OUT DAT2,0CFEFh；输出数据存储器DAT2的内容 ；到端口地址为CFEFh的外设
27
位2-0：PSWS，程序空间等待状态位。这三位决定了 片外程序空间等待状态（0-7）的数目。复位 时，这三位置为111，为片外程序空间的读写设 定了7个等待状态。 总之，不管READY信号的状态如何，等待状态发生器 都将向给定的空间（数据、程序或I/O）插入07个等待状态，等待状态的数目由软件来确定。 然后READY信号可以变为低电平，产生附加的等 待状态。