当前位置：文档之家 › DC基本流程教程

DC基本流程教程

  • 格式：pdf
  • 大小：526.66 KB
  • 文档页数：39

下载文档原格式

  / 39

合集下载

DC综合教程

DC综合教程

DC操作流程
1.在虚拟机中 打开终端
DC操作流程 2. 创建综合 环境 在终端输入： new_dc xxx
xxx为你想要创 建的文件夹的名 字
DC操作流程
3. 修改环境（参考Readme
文件）
a.修改filelist.tcl 添加通过验证的源代 码
DC操作流程
b.修改synopsys.sdc 添加综合约束
DC 工具简要入门
2012年秋
内容
• 1. 逻辑综合以及综合工具
Design Compile • 2.DC操作流程
• 3.现场演示
逻辑综合
• 将RTL代码转换为门级网表 的过程
逻辑综合
DC工具
• Design Compile是常用的综合 工具，在DC中，共有8中设计 实体 • 1、设计（Design）：一种能 完成一定逻辑功能的电路。设 计中可以包含子设计
• 对于DC而言，通常要指定下面4种库 • 1、Target library 工艺库，由代工厂提供的和具体工艺 相关的工艺库 • 2、Link library 指定DC查找时所指定的目标，通常 也就是Target library
DC工具--指定参考库
• Synthetic library DC综合时将转化HDL代码为相应元 件时所参考的IP库。比如符号“+”， 通过IP库查找生成某类加法器。默认 使用自带的加法库。 • Symbol library 使用图形界面时，在原理图上绘制 与非门等标准单元的符号库
DC工具
• 2、单元（Cell）：子设计的实例 • 3、参考（Reference）：单元的参考对 象，即单元是参考的实例 • 4、端口（Port） • 5、管脚（Pin） • 6、线网（Net） • 7、时钟（Clock） • 8、库（Library）：综合时用到的一组基 本单元的集合

DC入门实例详细教程

DC入门实例详细教程

DC入门实例详细教程
1、课程介绍
编程入门使用DC，也称为“DC编程入门”，是一个全面的、实用的
和容易上手的入门课程，旨在帮助初学者快速学习DC和实际编程。

该课
程包括以下内容：基础知识介绍，DC软件开发环境介绍，DC编程语言介绍，DC编程实战，DC程序调试，DC应用开发，深入学习等。

2、编程入门DC基础知识介绍
DC基础知识介绍是了解DC编程的必要基础。

本章将介绍DC的基本
概念、编程环境，并在此基础上，介绍了DC编程的基本技术和工具，包括：编程语言介绍（C、C++、JavaScript、VBScript等）、编程环境设置、编程工具的选择等内容。

3、DC软件开发环境介绍
DC软件开发环境介绍指的是详细介绍DC的硬件和软件环境，这里主
要介绍了DC的系统软件安装、环境配置、编程环境设置、调试工具安装
和使用等内容。

4、DC编程语言介绍
DC编程语言介绍是指详细介绍了DC编程语言C++、JavaScript、VBScript等的基本知识，包括变量、数据类型、控制语句、循环语句、
函数等内容，同时还介绍了开发工具的使用，以及常见的错误分析等内容。

5、DC编程实战
DC编程实战是指在上述基础知识的基础上，对DC各种功能和功能配
置的具体应用。

Acrobat Pro DC基础知识教程

Acrobat Pro DC基础知识教程

Acrobat Pro DC基础知识教程Adobe Acrobat Pro DC是一款功能强大的PDF编辑和管理工具。

本教程将为您提供关于Acrobat Pro DC的基础知识和使用技巧。

安装和启动安装完成后，您可以在计算机桌面上找到Acrobat Pro DC的快捷方式。

双击快捷方式，即可启动该软件。

基本界面Acrobat Pro DC的界面分为几个主要部分：1. 菜单栏：包含各种功能和操作选项。

2. 工具栏：快速访问常用工具和功能。

3. 侧边栏：提供更多选项和设置，如浏览器视图、缩略图、导航窗格等。

4. 文档窗口：显示当前打开的PDF文档。

打开和编辑文档要打开一个PDF文档，您可以使用菜单栏的“文件”选项，然后选择“打开”。

您还可以直接拖放PDF文件到Acrobat Pro DC中。

一旦打开了文档，您可以进行各种编辑操作，例如：- 添加文本：使用“添加文本”工具，单击文档中的位置，并开始键入。

- 插入图片：选择“插入”选项，然后选择要插入的图片文件。

- 修改文本格式：使用“文字属性”工具，选择文本并更改字体、大小、颜色等属性。

导出和共享文档Acrobat Pro DC还提供了几种导出和共享文档的选项：- 导出为PDF：选择“文件”->“另存为”，选择PDF格式，并指定保存路径。

- 导出为其他格式：选择“文件”->“另存为其他格式”，选择所需的格式，并进行相应设置。

高级功能除了基本编辑功能外，Acrobat Pro DC还具有许多高级功能，例如：- 添加电子签名：选择“工具”->“电子签名”，然后按照提示添加和验证签名。

- 创建表单：使用“表单”工具，将文档中的文本字段转换为可填写表单。

- OCR识别：选择“工具”->“文本识别”，然后选择识别语言并开始识别文本。

总结本教程提供了关于Acrobat Pro DC的基础知识和使用技巧，涵盖了安装和启动、界面介绍、文档打开和编辑、导出和共享文档以及高级功能等方面的内容。

dc使用教程

dc使用教程

d c使用教程-CAL-FENGHAI.-(YICAI)-Company One1DC使用说明文件说明：在进行下面的演示时需要用到两个文件，一个是，它是描述一个电路的verilog代码，我们的目标就是用DC综合这个代码得到满足约束条件的电路网表；另一个是，它是综合的脚本文件。

这两个文件都在/home/student1000目录下，大家把它们拷贝到自己的目录下，以备使用。

DC既可使用图形界面，也可不使用图形界面而直接运行脚本来综合电路。

一、DC图形界面的使用。

1.DC图形界面的启动打开一个终端窗口，写入命令 dv –db_mode，敲入回车。

则DC图形界面启动，如下图所示红框处是DC的命令输入框，以下在图形界面上的操作都可以在命令输入框中输入相应的命令来完成。

选择Help-----Man Pages可以查看DC的联机帮助。

相应指令：man。

例：man man表示查看man命令的帮助。

man create_clock表示查看creat_clock命令的帮助。

2.设置库文件选择File----Setup需要设置以下库文件，如下图。

相应指令：set search_path [list /tools/lib/smic25/feview_s/version1/STD/Synopsys \ /tools/lib/smic25/feview_s/version1/STD/Symbol/synopsys]set target_library { }set link_library { }set symbol_library { }点OK，设置完成。

3.读入verilog文件选择File---Read在打开文件对话框中选中要打开的文件，在这里我们选中文件。

在Log框中出现successfully字样表明读入文件成功。

相应命令：read_file点击红色箭头所指的按钮可以查看该电路的symbol图。

4.设置约束条件4.1设置时钟约束在symbol图上选中clk端口选择Attributes-----Specify Clock出来设置时钟约束的对话框，按下图设置，给时钟取名为clock，周期20ns，上升沿0ns，下降沿10ns。

ubuntu中DC安装详细教程

ubuntu中DC安装详细教程

说明:本教程在ubuntu10.04之后,一直到ubuntu11.10上验证成功,在之前的版本应该也以。

首先表示歉意。

由于之前发的那个教程在破解的地方少截了一张图，部分人无法找到文件，造成无法破解，对那些已经下载了的朋友造成误导，表示歉意。

为了能使更多的人正确破解并应用这个强大的软件，所以在此重新安装一次，并编写教程，顺便改正上次其他的几个小错误。

1、准备安装文件(setup文件夹),内容如下图:2、在主目录下建立soft文件夹,并在soft文件夹下建立dc2012，在dc2012下新建dc、scl 文件夹,同时把setup文件夹也拷贝到soft文件夹下(本教程中,主目录为lbq文件夹，在上步骤中，已经把setup文件夹拷贝到soft文件夹下了)。

3、由于早期的ubuntu默认没有安装csh,需要先打开终端,运行sudo apt-get install csh,11.04版之后的好像都默认安装了。

然后在ubuntu软件中心中搜索wine,并安装成功(在后面的破解中需要用到wine)。

4、开始安装。

如下图,按照图中所示路径，进入到该文件夹中,右键单击setup.sh,点击“属性”,打开“权限”标签,选中“允许以程序执行文件(E)”。

5、右键单击setup.sh,点击“打开”,如下图6、点击“运行”,如下图:7、点击“Start”,如下图:8、选择所要安装软件dc的原程序路径。

点击“Browse...”,选择路径如下图所示:9、点击“Done”,如下图所示:10、一路“Next”,遇到的几处选择如下几幅图所示,紫色表示选择。

11、直到出现选择所要安装软件dc的保存路径时,选择安装在dc2012下的“dc”文件夹中,如下图：12、点击“Next”,如下图，单击“Install”开始安装。

13、dc安装结束后,不要退出。

出现下图所示内容14、点击“Install Another Product”。

如下图，15、然后一路“Back”，直到出现下图为止。

黑骑士电动车dc安装教程

黑骑士电动车dc安装教程

黑骑士电动车dc安装教程黑骑士电动车DC安装教程一、前言随着环保意识的提高和交通方式的多元化，电动车作为一种环保、经济、便捷的交通工具受到了越来越多人的喜爱。

而黑骑士电动车DC则是市场上一款备受欢迎的电动车品牌。

本文将为大家介绍如何正确安装黑骑士电动车DC，帮助大家更好地使用这款电动车。

二、安装前准备在开始安装之前，我们需要准备一些工具和材料，确保安装顺利进行。

以下是所需准备的工具和材料：1. 扳手和扭力扳手：用于拆卸和安装螺丝。

2. 电池：黑骑士电动车DC的电池，确保电量充足。

3. 充电器：用于给电池充电。

4. 电动车安装配件包：包括电动车车架、车轮、车把等配件。

三、安装步骤1. 拆卸原有车架：使用扳手和扭力扳手将原有车架上的螺丝拆卸下来。

注意保持好原有的螺丝，以备后续安装使用。

2. 安装新车架：将黑骑士电动车DC配件包中的车架取出，根据说明书上的示意图，将车架安装到原有车架的位置上。

使用扭力扳手逐个拧紧螺丝，确保车架稳固。

3. 安装车轮：根据配件包中的车轮安装说明，将车轮安装到车架上。

使用扭力扳手逐个拧紧螺丝，确保车轮安装牢固。

4. 安装车把：根据配件包中的车把安装说明，将车把安装到车架上。

使用扭力扳手逐个拧紧螺丝，确保车把安装稳固。

5. 连接电池和电动车：根据黑骑士电动车DC的说明书，将电池正确连接到电动车上。

确保连接牢固，电池能够正常供电。

6. 充电：将充电器插入电动车上的充电插口，将充电器连接到电源上进行充电。

根据电动车说明书上的充电时间，充电完毕后拔掉充电器。

7. 安全检查：安装完成后，要进行一次安全检查，确保所有零部件都安装牢固，并且电动车能够正常启动和行驶。

四、安全注意事项1. 在安装过程中，务必确保电动车处于停止状态，并且拔掉电池的连接线，以免发生意外。

2. 在拆卸和安装螺丝时，要使用合适的扳手和扭力扳手，以免损坏螺丝和零部件。

3. 在安装过程中，如果遇到不清楚的地方，可以查阅黑骑士电动车DC的说明书，或者咨询专业人士的帮助。

ubuntu中DC安装详细教程(修改版)

说明:本教程在ubuntu10.04 之后,一直到ubuntu11.10 上验证成功,在之前的版本应该也以。

首先表示歉意。

由于之前发的那个教程在破解的地方少截了一张图，部分人无法找到文件，造成无法破解，对那些已经下载了的朋友造成误导，表示歉意。

为了能使更多的人正确破解并应用这个强大的软件，所以在此重新安装一次，并编写教程，顺便改正上次其他的几个小错误。

1、准备安装文件(setup 文件夹),内容如下图:2、在主目录下建立soft 文件夹,并在soft 文件夹下建立dc2012，在dc2012 下新建dc、scl 文件夹,同时把setup 文件夹也拷贝到soft 文件夹下(本教程中,主目录为lbq 文件夹，在上步骤中，已经把setup 文件夹拷贝到soft 文件夹下了)。

3、由于早期的ubuntu 默认没有安装csh,需要先打开终端,运行sudo apt-get installcsh,11.04版之后的好像都默认安装了。

然后在ubuntu 软件中心中搜索wine,并安装成功(在后面的破解中需要用到wine)。

4、开始安装。

如下图,按照图中所示路径，进入到该文件夹中,右键单击setup.sh,“”点击属性,打开选中允许以程序执行文件(E)”。

权限标签, ““”5、右键单击setup.sh,“”点击打开,如下图6“”、点击运行,如下图:7“、点击Start”,如下图:8、选择所要安装软件dc “的原程序路径。

点击Browse...”,选择路径如下图所示:9“、点击Done”,如下图所示:10“、一路Next”,遇到的几处选择如下几幅图所示,紫色表示选择。

11、直到出现选择所要安装软件dc 的保存路径时,选择安装在dc2012“下的dc”文件夹中,如下图：12“如下图，单击Install ”开始安装。

、点击Next”,“13、dc 安装结束后,不要退出。

出现下图所示内容14“、点击Install Another Product”。

综合工具-DesignCompiler学习教程

综合⼯具-DesignCompiler学习教程Design Compiler 13讲中的部分内容：1、逻辑综合的概述DC⼯作流程分为三步2、DC的三种启动⽅式GUIdc_shellBatch mode3、DC-Tcl语⾔的基本结构1、⾼层次设计的流程图2、DC在设计流程中的位置3、使⽤DC进⾏基本的逻辑综合的流程图与相应的命令①准备设计⽂件②指定库⽂件③读⼊设计④定义设计环境⑤设置设计约束⑥选择编译策略⑦编译⑧分析及解决设计中存在的问题⑨存储设计数据（1）启动环境配置简述（2）.synopsys_dc.setup配置⽂件的书写（3）.synopsys_dc.setup的讲解（1）标准单元库①概述⼀个ASIC综合库包括如下信息：·⼀系列单元（包括单元的引脚）。

·每个单元的⾯积（在深亚微⽶中，⼀般⽤平⽅微⽶表⽰，在亚微⽶⼯艺下，⼀般⽤门来称呼，⾄于具体的单位，可以咨询半导体制造商）。

·每个输出引脚的逻辑功能。

·每个输⼊到输出的传递延时，输出到输出的传递延时；inout到输出的传递延时。

②内容与结构Synopsys的⼯艺库是⼀个.lib⽂件，经过LC编译后，产⽣.db⽂件。

⼯艺库⽂件主要包括如下信息:·单元（cell）（的信息）：（主要有）功能、时间（包括时序器件的约束，如建⽴和保持）、⾯积（⾯积的单位不在⾥⾯定义，可按照规律理解，⼀般询问半导体⼚商）、功耗、测试等。

·连线负载模型（wire load models）：电阻、电容、⾯积。

·⼯作环境/条件（Operating conditions）:制程（process）（电压和温度的⽐例因数k，表⽰不同的环境之间，各参数缩放的⽐例）·设计规则约束（Design ）:最⼤最⼩电容、最⼤最⼩转换时间、最⼤最⼩扇出。

⼯艺库的结构如下所⽰：（2）DC的设计对象在了解了综合库之后，下⾯介绍⼀下DC的设计对象，虽然这个设计对象相对于综合库没有那么重要，但是还是要了解⼀下的。

(2024年)CADWorx培训教程

CADWorx培训教程•CADWorx 软件概述•CADWorx 基本操作与界面介绍•绘图工具与编辑技巧•三维建模与渲染技术•管道设计模块详解•设备布置与钢结构设计•电气仪表自动化集成应用目录01 CADWorx软件概述软件背景及发展历程初始阶段CADWorx起源于20世纪90年代，最初是一个为工程设计领域提供2D绘图功能的软件。

发展阶段随着技术的进步和用户需求的变化，CADWorx逐渐增加了3D建模、管道设计、设备布置等高级功能，成为一款综合性的工程设计软件。

成熟阶段近年来，CADWorx不断完善自身功能，同时积极与其他工程设计软件进行集成，提高了工作效率和设计质量。

CADWorx 具备强大的3D 建模能力，可以快速创建复杂的工程模型，提高设计效率。

强大的3D 建模功能CADWorx 提供全面的管道设计工具，支持各种类型的管道、阀门、法兰等元件的建模和编辑，满足管道设计的多样化需求。

丰富的管道设计工具CADWorx 可以自动进行设备布置和优化，减少人工干预，提高设计准确性和效率。

智能化的设备布置CADWorx 支持多种文件格式和数据交换标准，可以与其他工程设计软件进行无缝集成，实现数据共享和协同工作。

良好的兼容性CADWorx 软件特点与优势CADWorx 在石油天然气行业得到广泛应用，用于管道设计、设备布置、工艺流程模拟等方面。

石油天然气行业除了上述行业外，CADWorx 还可以应用于水处理、制药、造纸等多个领域，为工程设计提供全面的解决方案。

其他行业可以提供全面的设计CADWorx 可以提高应用领域与行业现状02 CADWorx基本操作与界面介绍启动与退出CADWorx启动CADWorx通过开始菜单或桌面快捷方式启动CADWorx软件。

退出CADWorx在软件界面中选择“文件”菜单下的“退出”选项，或者使用快捷键Alt+F4退出程序。

界面组成及功能区域划分标题栏显示当前文档的名称和CADWorx软件的版本信息。

synopsys dc中文教程(比较详细)


ASIC design flow

Initial Setup :建立设计环境，技术库文件及其它设计环境设置。 DC .synopsys_dc.setup 文件 company =―zte corporation‖; designer =―name‖; technology=―0.25 micron‖ search_path=search_path+{―.‖ ―/usr/golden/library/std_cells‖\ ―/usr/golden /library/pads‖} target_library ={std_cells_lib.db} link_library ={―*‖,std_cells_lib.db,pad_lib.db} symbol_library ={std_cells.sdb,pad_lib.sdb}
ASIC design flow

SDF generation,pre_layout的SDF文件，用于pre_layout timing仿真,同时还需 提供时序约束文件（SDF格式）给layout tool做布局布线。script文件如下：
active_design=tap_controller read active_design current_design active_design link Create_clock –period 33 –waveform {0 16.5} tck Set_dont_touch_network {tck trst} set_clock_skew –delay 2.0 –minus_uncertainty 3.0 tck set_driving_cell –cell BUFF1X –pin Z all_inputs() set_drive 0 {tck trst} set_input_delay 20.0 –clock tck –max all_inputs() set_output_delay 10.0 –clock tck –max all_outputs() write_timing –format sdf-v2.1 \ -output active_design+‖.sdf‖ write_constraints –format sdf –cover_design\ -output constraints.sdf
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
module mul(a,b,out); input [3:0]a,b; output [7:0]out; assign out=a*b; endmodule Optimization + Map (Design Compiler) timing info Translate (HDL Compiler) no timing info
0.7 FF clk 0.5 FF 0.65 FF
uncertainty = 0.7 - 0.5 = 0.2ns
20
Specify Latency

set_clock_latency -source 3 [get_clocks A ] set_clock_latency 1 [get_clocks A ]
24
Setting Area Constraint

Attributes > Optimization Constraints > Design Constraints

Unit：um x um
設為“0” Tool會自動合 出最小的面積
25
Save Constraints & Attributes
0.2 ns
22
Setting Input & Output Delay

In Symbol View select all input ports

Attributes > Operating Environment > Input Delay
0.381012 0.133056
0.600213 0.209607
Logic Synthesis with Design Vision
授課教師：洪進華老師 jhhong@.tw 實習助教：陳龍風 lfchen@.tw
1
What is synthesis

Synthesis = translation + optimazation +mapping
Error (只要有任何的Error，合成即會失敗) Warning (部分Warning可忽略，但Multiple Design Instance不可忽略)
module REG4 (q,qn,data,clk,clrn); output [3:0] q, qn; input [3:0] data; input clk, clrn; DFF d0 (q[0],qn[0],data[0],clk,clrn); DFF d1 (q[1],qn[1],data[1],clk,clrn); DFF d2 (q[2],qn[2],data[2],clk,clrn); DFF d3 (q[3],qn[3],data[3],clk,clrn); endmodule

set_dont_touch_network [ find clock A ]

Don’t add any buffer in clock network

set_fix_hold [ find clock A ]
19
Clock Skew

set_clock_uncertainty -setup 0.1 [get_clocks A ]

clk clock source latency network latency
FF
21
Specify Transition Time

set_input_transition -max 0.2 [get_ports E ]
0.2 ns

set_clock_transition -max 0.2 A
14
Setting Input Drive Impedance

set_drive [drive_of "tpz973pnwc/PDIZ/C"] [all_inputs]

PDIZ ： I/O PAD Name C ： Pin Name 可化簡成 = > set_drive 1 [all_inputs]
15
Setting Output Loading

set_load [load_of "tpz773pnwc/PDT02TZ/I"] [all_outputs]

PDT02TZ ： I/O PAD Name I ： Pin Name 可化簡成 = > set_load 1 [all_outputs]
18
Specify Clock

create_clock -name "A" -period B -waveform {C D} {E}

A Æ clock name. B Æ工作時脈，ex. 10 (ns) C Æ rising edge ex. 0 D Æ failling edge，ex.工作時脈/2 = 5 (ns) E Æ your module clock pin name.
切換到Design view, 並選擇multiple design instance
不建議使用
31
Method 1: dont_touch (.cont)

Attributes > Optimization Directives > Design
不建議使用
32
Method 2: ungroup
4
Invoke Design Vision

source synthesis.csh mkdir xxxx cd xxxx
複製 “.synopsys_dc.setup” 到你目前的目錄xxxx



5
Invoke Design Vision (.cont)

design_vision& (or dv & )

top (worst case) ，enclosed (middle) ，segmented (optimistic)
17
Setting Design Constraint

Define clock specification
1. 2. 3. 4. 5. 6. 7.
Period Waveform Uncertainty Æ skew Source latency Network latency Input tarnsition Clock transition

File > Save Info > Design Setup

將之前下的所有命令存檔 => top_setup.dc
26
Assign Problem

在top_setup.dc中加入以下描述，以消除gate level netlist 中的assign
set verilogout_no_tri true foreach_in_collection design [ get_designs "*"] { current_design $design set_fix_multiple_port_nets -all -buffer_constants } set_fix_multiple_port_nets -all -buffer_constants
2
1
12
Setting Design Environment
13
Setting Operating Condition

Attributes>Operating Environment>Operating Conditions
Worst
Best
set_operating_conditions -min_library fast -min fast -max_library slow -max slow 0.18可直接在Command Mode輸入
28
Execute Script File

File > Execute Script

執行你的top_setup.dc
29
Check Design

Execute check_design before you compile the design

Design > Check Design

30
Method 1: dont_touch
1. 2. 3. 4.
Select the multiple design instances block Compile the block(否則做完don’t_touch會不能compile) Attributes > Optimization Directives > Design Compile the whole design
27
Change Naming Rule

在top_setup.dc中加入以下描述
set bus_inference_style {%s[%d]} set bus_naming_style {%s[%d]} set hdlout_internal_busses true change_name -hierarchy -rules verilog define_name_rules name_rule -allowed "a-z A-Z 0-9 _" -max_length 255 -type cell define_name_rules name_rule -allowed "a-z A-Z 0-9 _[]" -max_length 255 -type net define_name_rules name_rule -map {{"\*cell\*" "cell"}} define_name_rules name_rule -case_insensitive change_names -hierarchy -rules name_rule