版图设计实验报告

西安邮电大学集成电路版图设计实验报告学号：XXX姓名：XX班级：微电子XX日期：20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。

图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。

然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。

图2 前仿真电路图反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。

图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。

PCB设计实验报告5则范文第一篇：PCB设计实验报告Protel ９9SE原理图与PＣＢ设计得实验报告摘要: Protel 99SE 就是一种基于Windoｗs 环境下得电路板设计软件。

该软件功能强大，提供了原理图设计、电路混合信号仿真、PCＢ图设计、信号完整性分析等电子线路设计需要用得方法与工具，具有人机界面友好、管理文件灵活、易学易用等优点，因此,无论就是进行社会生产,还就是科研学习,都就是人们首选得电路板设计工具。

我们在为期两个星期得课程设计中只就是初步通过学习与使用Ｐrotｅl 99SE 软件对一些单片机系统进行原理图设计绘制与电路板得印制( PCB),来达到熟悉与掌握Ｐrotel 9９SE 软件相关操作得学习目得.在该课程设计报告中我主要阐述了关于原理图绘制过程得步骤说明、自制原器件得绘制与封装得添加以及根据原理图设计PCB 图并进行了PCB 图得覆铜处理几个方面。

关键字:Proｔeｌ９9SE原理图封装PＣB 板正文一、课程设计得目得通过本课程得实习,使学生掌握设计电路原理图、制作电路原理图元器件库、电气法则测试、管理设计文件、制作各种符合国家标准得印制电路板、制作印制板封装库得方法与实际应用技巧。

主要包括以下内容：原理图(SCH）设计系统；原理图元件库编辑;印制电路板(PCB)设计系统；印制电路板元件库编辑。

二、课程设计得内容与要求原理图(ＳCＨ)设计系统(1)原理图得设计步骤; (2）绘制电路原理图; （３)文件管理; （4)生成网络表文件；（5)层次原理图得设计.基本要求:掌握原理图得设计步骤,会绘制电路原理图,利用原理图生产网络表，以达到检查原理图得正确性得目得;熟悉文件管理得方法与层次原理图得设计方法.原理图元件库编辑(1）原理图元件库编辑器；（2)原理图元件库绘图工具与命令; (3）制作自己得元件库。

基本要求：熟悉原理图元件库得编辑环境,熟练使用元件库得常用工具与命令,会制自己得元件库。

第1篇一、实验名称版式设计实验二、实验目的1. 了解版式设计的基本概念和原则。

2. 掌握版式设计的基本技巧和方法。

3. 培养审美能力和创新意识。

4. 提高实际操作能力，为今后的设计工作打下基础。

三、实验时间____年____月____日四、实验地点____实验室/教室五、实验设备1. 计算机及设计软件（如Photoshop、Illustrator等）。

2. 打印机、扫描仪等辅助设备。

六、实验内容1. 版式设计基本概念（1）版式设计的定义（2）版式设计的作用（3）版式设计的发展历程2. 版式设计原则（1）统一与变化（2）对比与调和（3）对称与均衡（4）节奏与韵律（5）比例与尺度3. 版式设计技巧（1）文字排版（2）图片处理（3）色彩搭配（4）版面布局4. 实践操作（1）选择设计主题（2）构思版面结构（3）进行设计制作（4）修改与完善七、实验步骤1. 阅读相关资料，了解版式设计的基本概念和原则。

2. 在计算机上安装设计软件，熟悉操作界面和功能。

3. 根据实验要求，选择设计主题，构思版面结构。

4. 进行设计制作，包括文字排版、图片处理、色彩搭配等。

5. 检查版面效果，发现问题及时修改。

6. 完成设计后，打印输出，进行展示和交流。

八、实验结果与分析1. 实验成果展示（1）设计作品截图（2）设计作品打印版2. 实验结果分析（1）版面结构是否合理（2）文字排版是否清晰（3）图片处理是否恰当（4）色彩搭配是否和谐（5）创新性如何九、实验总结1. 通过本次实验，掌握了版式设计的基本概念、原则和技巧。

2. 提高了审美能力和创新意识，为今后的设计工作奠定了基础。

3. 培养了实际操作能力，学会了如何运用设计软件进行版面设计。

4. 发现了自身在版式设计方面的不足，明确了今后努力的方向。

十、实验反思1. 在实验过程中，遇到的问题及解决方法。

2. 对实验结果的满意度评价。

3. 对实验过程和实验内容的改进建议。

十一、参考文献[1] 《版式设计基础》作者：张晓刚[2] 《图形设计基础》作者：李明[3] 《色彩学》作者：王红注：本模板仅供参考，具体实验内容可根据实际情况进行调整。

版图实验报告姓名：xxxxx学号：xxxxxxx专业：xxx题目:针对IO的缓冲器版图设计参考课程教学中互连部分的有关讲解，根据下图所示，假设输出负载为5PF，单位宽长比的PMOS等效电阻为31KΩ，单位宽长比的NMOS等效电阻为13KΩ；假设栅极和漏极单位面积（um2）电容值为1fF，假设输入信号IN、EN为理想阶跃信号。

与非门、或非门可直接调用LEDIT标准单元库，在此基础上，设计完成输出缓冲部分，要求从输入IN到OUT的传播延迟时间尽量短，可满足30MHz时钟频率对信号传输速度的要求（T=2T P）。

要求：实验报告要涵盖分析计算过程，Out常用于IO的三态缓冲器题目分析：由于与非门、或非门可直接调用LEDIT标准单元库，所以本设计的关键在于后级反相器的设计上（通过调整反相器版图的宽长比等），以满足题目对电路延时的要求。

设计思路分析可知：由于输入信号IN和是理想的阶跃信号，所以输入的延时影响不用考虑。

所以计算的重点在与非门和或非门的延时，以及输出级的延时。

对于与非门，或非门的延时，由于调用的是标准单元，所以它的延时通过提取标准单元的尺寸进行估算，输出级的尺寸则根据延时的要求进行设计。

计算过程：（1）全局延时要求：30MHz 的信号的周期为，T=33ns ；全局延时T p 的取值要求，T p <21T=16.7ns ； （2）标准单元延时的计算：所用到的标准单元如图所示：与非门的和或非门的晶体管的尺寸为，L=2um ，W=28um ，漏极的长度为 L D =6um 。

其pmos 和nmos 采用的是等尺寸的管子。

Pmos 导通电阻Rp=31k Ω/（228）=2.3k Ω Nmos 导通电阻Rn=13k Ω/（228）=0.93k Ω 栅极的寄生电容为C=F f 1282⨯⨯=56fF漏极的寄生电容为C=F f 1286⨯⨯=168fF 我们需要计算上下拉网络的延迟时间，以找到最坏路径的延时，从而确定这一级的延时。

电子科技大学成都学院实验报告册课程名称：集成电路版图设计姓名：学号：院系：专业：教师：年月日实验一：LDO的版图设计一、实验目的：1、掌握并熟练使用Cadence软件。

2、学会将版图划分模块并掌握每个模块的功能。

3、掌握版图设计过程中的匹配原则与注意事项。

4、掌握常见dummy器件及其应遵守的规则。

5、掌握布局布线的规则。

6、掌握并熟练运用DRC和LVS验证方法及解决错误的方法。

二、实验原理和内容：版图设计本质是将搭建好的电路图更深层的展现，在版图设计里，将是用原理图更直观的展现电路图中的各个元器件的连接，匹配、以及布局等。

将版图分成小模块来分别实现会让版图的布局更清晰，让其他人更能直观的了解版图的各个模块的关联，能够减少相应的工作量。

利用Cadence软件的功能搭建电路图，进行DRC检查能够检查并指出我们的版图中存在的连线间隔和连接是否正确；LVS能检查出设计规格错误和版图与原理图是否一致的错误，能够保证我们设计的版图能够真正的实现我们所需要的电路图的功能。

三、实验步骤：1、打开temilen，进入CSMC所在文件夹路径，输入virtuoso &，回车，打开cadence软件（如图1-1所示）。

（图1-1）打开cadence软件2、进入Cadence软件创建库文件：。

点击File菜单，出现下拉菜单，选命令File->New->Library...（如图1-2所示）。

（图1-2）创建库3、在新建的库中添加Cell文件（如图1-3所示）。

（图1-3）添加Cell4、进入新建的Cell文件中，添加元器件并修改器件参数，调入Cell中（如图1-4所示）。

（图1-4）添加元器件5、针对电路图先进行模块化，先画电流镜。

(1).由图1-5-1（a）的电路图知道，这是规格为W=10U,L=8U,M=（1，1）的PMOS 电流镜并且他们的S极与背栅相连，1个PMOS的G极与D极连接画出其版图如图1-5-1（b）所示，由于是PMOS所以最后应在GT层画阱。

印刷板图设计实验报告1. 引言印刷板图设计是电子制作的重要环节，它涉及到电路原理图的转化和实际电路的布线，对于电子产品的性能和可靠性具有重要影响。

本实验旨在通过实际操作，掌握印刷板图设计的基本原理和方法。

2. 实验目的1. 掌握电路板设计软件的使用方法；2. 了解印刷板设计的基本原理；3. 学会进行电路布局和布线。

3. 实验器材与软件- 电脑；- 印刷板设计软件（例如EAGLE、Altium Designer等）；- 电路板原理图。

4. 实验步骤4.1 原理图转换首先，将给定的电路原理图转换为印刷板图。

打开印刷板设计软件，创建新的项目，导入电路原理图文件。

电路原理图应包含电路的元器件和连线信息。

4.2 外形设计根据实际需求和元器件的布局，设计电路板的外形。

在印刷板设计软件中，使用绘图工具绘制出电路板的外形轮廓，并确定电路板的尺寸。

4.3 元器件布局根据电路原理图和外形设计，进行元器件的布局。

通过拖拽和旋转元器件，将其放置在电路板上。

合理的元器件布局可以减少线路长度、消除信号干扰，提高电路性能。

4.4 连接绘制完成元器件布局后，开始进行连线绘制。

根据元器件之间的连接关系，使用绘图工具绘制连线。

确保连线路径简洁明了，避免交叉和交错。

4.5 功耗和热量考虑在进行连线绘制时，需要考虑功耗和热量分布。

将功耗较大的元器件尽可能分散布局，以减少热量集中和温度过高的问题。

4.6 完善细节最后，对设计的电路板进行检查和修改，确保细节的正确性。

检查包括元器件的朝向、连线的正确连接以及电路板的尺寸和标记等。

5. 实验结果与分析将印刷板图设计导出为Gerber文件，并进行制板和焊接。

通过对实际制作的电路板进行测试，分析结果与设计的符合度。

6. 心得体会通过本次实验，我对印刷板图设计有了更深入的了解。

我学会了使用印刷板设计软件进行布局和连线，并且掌握了一些布局和连线的技巧。

在实验中，我发现合理的元器件布局和连线路径可以显著提高电路的性能和可靠性。

（实习报告）集成电路版图设计的实习报告关于在深圳菲特数码技术有限公司成都分公司从事集成电路版图设计的实习报告一、实习单位及岗位简介(一)实习单位的简介深圳菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。

深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。

菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。

菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。

菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。

主要项目电波钟芯片设计及方案开发;视频专用芯片设计及监控摄像头方案开发、监控DVR方案开发;车载音响系统方案开发;网络电视、网络电话方案开发。

(二)实习岗位的简介集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。

版图设计人员必须懂得集成电路设计与制造的流程、原理及相关知识，更要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。

集成电路版图设计的职业定义为:通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。

通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。

版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。

这些讨论涉及到电流的走向，大小;需要匹配器件的摆放;模块的摆放与信号流的走向的关系;电路中MOS 管、电阻、电容对精度的要求;易受干扰的电压传输线、高频信号传输线的走线问题。

第一章：绪论1.1 简介1.1.1 集成电路集成电路版图设计是电路系统设计与集成电路工艺之间的中间环节。

通过集成电路版图设计，将立体的电路系统转变为二维平面图形。

利用版图制作掩模板，就可以由这些图形限定工艺加工过程，最终还原为基于半导体材料的立体结构。

以最基本的MOS器件为例，工艺生产出的器件应该包含源漏扩散区、栅极以及金属线等结构层。

按照电路设计的要求，在版图中用不同图层分别表示这些结构层，画好各个图层所需的图形，图形的大小等于工艺生产得到的器件尺寸。

正确摆放各图层图形之间的位置关系，绘制完成的版图基本就是工艺生产出的器件俯视图。

器件参数如MOS管的沟道尺寸，由电路设计决定，等于有源区与栅极重叠部分的尺寸。

其他尺寸由生产工艺条件决定，不能随意设定。

在工艺生产中，相同结构层相连即可导电，而不同结构层之间是由氧化层隔绝的，相互没有连接关系，只有制作通孔才能在不同结构层之间导电。

与工艺生产相对应的版图中默认不同图层之间的绝缘关系，因此可以不必画氧化层，却必须画各层之间的通孔。

另外，衬底在版图设计过程中默认存在，不必画出。

而各个N阱、P阱均由工艺生产过程中杂质掺杂形成，版图中必须画出相应图形。

1.1.2 版图设计基本知识版图设计是创建工程制图（网表）的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。

版图设计得好坏，其功能正确与否，必须通过验证工具才能确定。

版图的验证通常包括三大部分：设计规则检查(DRC)、电学规则检查(ERC)和版图与电路图对照(LVS)。

只有通过版图验证的芯片设计才进行制版和工艺流片。

设计规则的验证是版图与具体工艺的接口, 因此就显得尤为重要, Cadence 中进行版图验证的工具主要有dracula和diva。

Dracula 为独立的验证工具, 不仅可以进行设计规则验证(DRC) , 而且可以完成电学规则验证(ERC)、版图与电路验证(LV S)、寄生参数提取(L PE) 等一系列验证工作, 功能强于Diva。

版图设计实验报告————————————————————————————————作者: ————————————————————————————————日期:实验报告册课程名称：集成电路版图设计教程姓名:学号:院系：专业:ﻩﻩ教师：20１6年５月15 日实验一：ＯP电路搭建一、实验目的:１．搭建实体电路。

2.为画版图提供参考。

3.方便导入网表。

4.熟悉使用cadｅｎce。

二、实验原理和内容：根据所用到的ｍｎ管分析各部分的使用方法，简化为几个小模块,其中有两个差分对管。

合理运用匹配规则，不同的ＭOS管可以通过打孔O来实现相互的连接。

三、实验步骤:1.新建设计库。

在→library；在naｍe输入自己的学号;右边选择：atｔcｈto……；选择sｔo２→ＯK。

然后在tｏols→lｉbｒary manager下就可看到自己建的库。

2．新建CellVieｗ。

在→CeｌlＶｉｅｗ;celｌ栏输入OP,type→选择ｌaｙｏｕｔ。

3.加器件。

进入自己建好的电路图，选择快捷键I进行调用器件。

MO Ｓ管,在browse下查找ｓto2，然后调用出自己需要的器件。

4.连线。

注意：若线的终点没有别的电极或者连线，则要双击左键才能终止画线。

一个节点只能引出３根线。

无论线的起点或是终点，光标都应进入红色电极接电。

5.加电源,和地符号。

电源Vdｄ和地Ｖss的符号在analｏglib库中选择和调用,然后再进行连线。

（可以通过Q键来编辑器件属性，把实验规定的ＭOS管的widtｈ和leｎgｔh数据输入，这样就可以在电路图的器件符号中显示出来) 6.检查和保存。

命令是cｈｅｃk aｎd sａvｅ。

(检查主要针对电路的连接关系:连线或管脚浮空,总线与单线连接错误等）如果有错和警告,在‘sｃhemａtiｃ cheｃk’中会显示出错的原因,可以点击查看纠正。

（画完后查看完整电路按快捷键F，连线一定要尽量节约空间，简化电路)四、实验数据和结果:导出电路网表的方法：新建文件OP,→OP（library bｒｏｗｓｅr 选NAＮD2）,ＮANＤ.ｃｄｌ，Analog √由于电路图老师已经给了我们,所以直接调用即可：调用的电路图如下所示:接着进入下一步:直接进入导入网表步骤:五、实验总结：１.在老师讲解后，基本掌握了电路的基本画法，知道如何建立一个库,并调用库里面的器件,然后进行连接。