浙江大学半导体测试技术第一章

电子电路实验（浙江大学）智慧树知到课后章节答案2023年下浙江大学浙江大学第一章测试1.可以用万用表交流档测量音频信号的大小。

（）A:对 B:错答案:错2.用万用表测量电流时需要把万用表串接入被测电路中。

（）A:对 B:错答案:对3.为了得到正负12V电压给运算放大器供电，需要把电源设置于串联工作方式。

（）A:对 B:错答案:对4.为了得到正负12V电压给运算放大器供电，需要把电源设置于并联工作方式。

（）A:对 B:错答案:错5.用示波器观测交流信号，被测信号接入通道1（CH1），为使信号能稳定地显示在屏幕上，触发信源应选择（）。

A:CH2 B:LINE C:CH1 D:EXT答案:CH16.用示波器测量一含有较大直流成分的交流小信号时，为使交流信号在屏幕上尽量占据大的幅面以便精确测量，输入信号的耦合方式应选择（）A:DC耦合 B:接地 C:其余选项都可以 D:AC耦合答案:AC耦合7.用示波器测量信号的直流成分时，输入信号的耦合方式应选择（）A:接地 B:AC耦合 C:DC耦合 D:其余选项都可以答案:DC耦合8.在用示波器观测含有噪声干扰的信号时，为使信号波形能稳定地显示在示波器上，观测含有高频干扰的低频信号时触发信号的耦合方式选用HFR(高频抑制) 耦合方式，观测含有低频干扰的高频信号时触发信号的耦合方式选用LFR(低频抑制) 耦合方式。

观测普通无噪声的信号时选用AC耦合。

（）A:对 B:错答案:对第二章测试1.如果设定不同的电压与电流参考方向，基尔霍夫定律仍然成立。

（）A:对 B:错答案:对2.如果电路中含有非线性器件，基尔霍夫定律仍然成立。

（）A:对 B:错答案:对3.在叠加定律验证实验中，将不起作用的电压源直接短接。

（）A:对 B:错答案:错4.在叠加定律验证实验中，将不起作用的电压源直接关闭。

（）A:对 B:错答案:错5.电阻消耗的功率也具有叠加性。

（）A:错 B:对答案:错第三章测试1.OrCAD套件不能绘制PCB版图。

《半导体材料与器件测试技术》课程实验指导书光电工程学院2012年8月实验一 半导体电阻率和方阻测量的研究一 、实验意义电阻率是半导体材料的重要电学参数之一, 可以反映出半导体内浅能级替位杂质浓度，薄层电阻是表征半导体掺杂浓度的一个重要工艺参数。

测量电阻率与薄层电阻的方法很多，如二探针法、扩展电阻法等。

而四探针法是目前广泛采用的标准方法，它具有操作方便，精度较高，对样品的几何形状无严格要求等特点。

二、实验目的1、了解四探针电阻率测试仪的基本原理；2、了解的四探针电阻率测试仪组成、原理和使用方法；3、能对给定的物质进行实验，并对实验结果进行分析、处理。

三、实验原理测 量 原理：将四根排成一条直线的探针以一定的压力垂直地压在被测样品表面上，在 1、4 探针间通以电流 I(mA)，2、3 探针间就产生一定的电压 V(mV)(如图1)。

测量此电压并根据测量方式和样品的尺寸不同，可分别按以下公式计算样品的电阻率、方块电阻、电阻： `①. 薄圆片(厚度≤4mm)电阻率：⨯=IVρ F （D/S ）╳ F （W/S ）╳ W ╳ Fsp Ω·cm …(1) 图１.直线四探针法测试原理图↓4↑其中：D —样品直径，单位：cm 或mm ，注意与探针间距S 单位一致；S —平均探针间距，单位：cm 或mm ，注意与样品直径D 单位一致(四探针头合格证上的S 值)； W —样品厚度，单位：cm ，在F(W/S)中注意与S 单位一致； Fsp —探针间距修正系数(四探针头合格证上的F 值)；F(D/S)—样品直径修正因子。

当D →∞时，F(D/S)=4.532，有限直径下的F(D/S)由附表B 查出： F(W/S)—样品厚度修正因子。

W/S<0.4时，F(W/S)=1；W/S>0.4时，F(W/S)值由附表C 查出； I —1、4探针流过的电流值，选值可参考表5.2(第6页表5.2)； V —2、3探针间取出的电压值，单位mV ；②. 薄层方块电阻Ｒ□：Ｒ□＝⨯IVF （D/S ）╳F （W/S ）╳ Fsp Ω/□ …(2) 其中：D —样品直径，单位：cm 或mm ，注意与探针间距S 单位一致；S —平均探针间距，单位：cm 或mm ，注意与样品直径D 单位一致(四探针头合格证上的S 值)； W —样品厚度，单位：cm ，在F(W/S)中注意与S 单位一致； Fsp —探针间距修正系数(四探针头合格证上的F 值)；F(D/S)—样品直径修正因子。

第一章半导体器件基础测试题（高三）姓名班次分数一、选择题1、N型半导体是在本征半导体中加入下列物质而形成的。

A、电子；B、空穴；C、三价元素；D、五价元素。

2、在掺杂后的半导体中，其导电能力的大小的说法正确的是。

A、掺杂的工艺；B、杂质的浓度：C、温度；D、晶体的缺陷。

3、晶体三极管用于放大的条件，下列说法正确的是。

A、发射结正偏、集电结反偏；B、发射结正偏、集电结正偏；C、发射结反偏、集电结正偏；D、发射结反偏、集电结反偏；4、晶体三极管的截止条件，下列说法正确的是。

A、发射结正偏、集电结反偏；B、发射结正偏、集电结正偏；C、发射结反偏、集电结正偏；D、发射结反偏、集电结反偏；5、晶体三极管的饱和条件，下列说法正确的是。

A、发射结正偏、集电结反偏；B、发射结正偏、集电结正偏；C、发射结反偏、集电结正偏；D、发射结反偏、集电结反偏；6、理想二极管组成的电路如下图所示，其AB两端的电压是。

A、—12V；B、—6V；C、+6V；D、+12V。

7、要使普通二极管导通，下列说法正确的是。

A、运用它的反向特性；B、锗管使用在反向击穿区；C、硅管使用反向区域，而锗管使用正向区域；D、都使用正向区域。

8、对于用万用表测量二极管时，下列做法正确的是。

A、用万用表的R×100或R×1000的欧姆，黑棒接正极，红棒接负极，指针偏转；B、用万用表的R×10K的欧姆，黑棒接正极，红棒接负极，指针偏转；C、用万用表的R×100或R×1000的欧姆，红棒接正极，黑棒接负极，指针偏转；D、用万用表的R×10，黑棒接正极，红棒接负极，指针偏转；9、电路如下图所示，则A、B两点的电压正确的是。

A、U A=3.5V，U B=3.5V，D截止；B、U A=3.5V，U B=1.0V，D截止；C、U A=1.0V，U B=3.5V，D导通；D、U A=1.0V，U B=1.0V，D截止。

半导体测试与表征技术基础第一章概述（编写人陆晓东）第一节半导体测试与表征技术概述主要包括：发展历史、现状和在半导体产业中的作用第二节半导体测试与表征技术分类及特点主要包括：按测试与表征技术的物理效应分类、按芯片生产流程分类及测试对象分类（性能、材料、制备、成分）等。

第三节半导体测试与表征技术的发展趋势主要包括：结合自动化和计算机技术的发展，重点论述在线测试、结果输出和数据处理功能的变化；简要介绍最新出现的各类新型测试技术。

第二章半导体工艺质量测试技术第一节杂质浓度分布测试技术（编写人：吕航）主要介绍探针法，具体包括：PN结结深测量；探针法测量半导体扩散层的薄层电阻（探针法测试电阻率的基本原理、四探针法的测试设备、样品制备及测试过程注意事项、四探针测试的应用和实例）；要介绍扩展电阻测试系统，具体包括：扩展电阻测试的基本原理、扩展电阻的测试原理、扩展电阻测试系统、扩展电阻测试的样品、扩展电阻法样品的磨角、扩展电阻法样品的制备、扩展电阻测试的影响因素、扩展电阻法测量过程中应注意的问题、扩展电阻法测量浅结器件结深和杂质分布时应注意的问题、扩展电阻测试的应用和实例。

第二节少数载流子寿命测试技术（编写人：钟敏）主要介绍直流光电导衰退法、高频光电导衰退法，具体包括：非平衡载流子的产生、非平衡载流子寿命、少数载流子寿命测试的基本原理和技术、少数载流子寿命的测试。

以及其它少子寿命测试方法，如表面光电压法、少子脉冲漂移法。

第三节表面电场和空间电荷区测量（编写人：吕航）主要包括：表面电场和空间电荷区的测量，金属探针法测量PN结表面电场的分布、激光探针法测试空间电荷区的宽度；容压法测量体内空间电荷区展宽。

第四节杂质补偿度的测量（编写人：钟敏）包括：霍尔效应的基本理论、范德堡测试技术、霍尔效应的测试系统、霍尔效应测试仪的结构、霍尔效应仪的灵敏度、霍尔效应的样品和测试、霍尔效应测试的样品结构、霍尔效应测试的测准条件、霍尔效应测试步骤、霍尔效应测试的应用和实例、硅的杂质补偿度测量、znO的载流子浓度、迁移率和补偿度测量、硅超浅结中载流子浓度的深度分布测量第五节氧化物、界面陷阱电荷及氧化物完整性测量（编写人：钟敏）包括：固定氧化物陷阱和可动电荷、界面陷阱电荷、氧化物完整性测试技术等。

第1章半导体测试基础第1节基础术语描述半导体测试得专业术语很多，这里只例举部分基础得：1.DUT需要被实施测试得半导体器件通常叫做DUT （De viceUnderTest,我们常简称“被测器件”），或者叫u UT（Unit Unde r Test） <>首先我们来瞧瞧关于器件引脚得常识,数字电路期间得引脚分为“信号”、“电源”与“地”三部分。

信号脚，包括输入、输出、三态与双向四类，输入:在外部信号与器件内部逻辑之间起缓冲作用得信号输入通道;输入管脚感应其上得电压并将它转化为内部逻辑识别得“0"与电平.输出：在芯片内部逻辑与外部环境之间起缓冲作用得信号输岀通道;输出管脚提供正确得逻辑“ o ”或“r得电压，并提供合适得驱动能力（电流）。

三态:输岀得一类，它有关闭得能力（达到高电阻值得状态）.双向：拥有输入、输出功能并能达到高阻态得管脚。

电源脚，“电源”与“地”统称为电源脚，因为它们组成供电回路，有着与信号引脚不同得电路结构。

VCC： TTL器件得供电输入引脚.VDD:CMOS器件得供电输入引脚。

VSS:为VCC或V D D提供电流回路得引脚。

GND:地,连接到测试系统得参考电位节点或VSS,为信号引脚或其她电路节点提供参考0电位；对于单一供电得器件，我们称VSS为GND・2.测试程序半导体测试程序得口得就是控制测试系统硬件以一定得方式保证被测器件达到或超越它得那些被具体定义在器件规格书里得设计指标。

测试程序通常分为儿个部分，如DC测试、功能测试、AC测试等。

DC测试验证电圧及电流参数;功能测试验证芯片内部一系列逻辑功能操作得正确性；AC 测试用以保证芯片能在特定得时间约束内完成逻辑操作。

程序控制测试系统得硬件进行测试，对每个测试项给出pa s s或fail得结果。

Pass指器件达到或者超越了其设计规格；F a il则相反，器件没有达到设计要求，不能用于最终应用。

测试程序还会将器件按照它们在测试中表现出得性能进行相应得分类，这个过程叫做“B i nning",也称为“分Biif\ 举个例子，一个微处理器，如果可以在15 0 MHz下正确执行指令，会被归为最好得一类，称之为“Bin 1〃;而它得某个兄弟，只能在100MHz下做同样得事悄，性能比不上它，但就是也不就是一无就是处应该扔掉，还有可以应用得领域，则也许会被归为“B i n 2 卖给只要求100MHz 得客户。

半导体物理季振国2006年11月教材、参考书教材：上课讲义主要参考书：1、韩汝琪、黄昆，“固体物理学”2、基特尔，“固体物理导论”3、刘恩科“半导体物理”４、蔡建华、周世勋“量子力学”1. 引言半导体物理是研究半导体材料的一门科学，半导体材料是物质世界的重要组成部分。

使用的材料决定了生产力发展水平。

•石器时代•青铜器时代•铁器时代•硅（电子材料）时代•光子材料时代半导体科学的重要性新技术的三大支柱新材料、新能源、信息技术•半导体科学是信息技术的基础•半导体的品种、质量、数量及加工处理水平是衡量一个国家科技水平的一个重要指标。

•应用范围航空航天、国防、信息、工业、农业、医学及其它许多领域。

太阳能发电站-半导体材料核电站－能源材料航天飞机－所有固体材料磁悬浮列车－磁性材料固体物理学研究的内容固体材料的晶体结构固体材料中原子的结合方式固体材料的性能或功能固体材料性能与结构与成分的关系固体材料性能的计算与模拟固体材料的应用时代对固体材料的要求•结构与功能相结合•智能化•环境友好•可再生•节约能源•长寿命•强适应性智能材料(S行为材料)•Selectivity•Self-tuning,•Shapebility,•Self-recovery•Simplicity•Self-repair•Stability•Stand-by phenomena•Survivability•Switchability材料研究发展的重要方向•纳米材料•复合材料•高温超导材料•生物医学材料•光电功能材料•智能材料•计算机技术在材料研究中的应用2. 量子力学初步•黑体辐射•光电效应•波粒二像性•波尔原子论•薛定格方程•势垒及势垒穿透•泡里定则•测不准原理量子力学的重要性光电器件的尺寸不短缩小：特征线宽～0.1μm-0.01μm。

绝缘层厚度～1-10nm。

量子电子学。

各种低维结构的出现：纳米粒子；纳米线；纳米管；原子簇、富勒烯。

λm黑体：黑体是能吸收射到其上的全部辐射的物体，或称为绝对黑体。

固体物理与半导体物理智慧树知到课后章节答案2023年下浙江大学浙江大学第一章测试1.半导体电阻率的范围通常为（）Ω·cmA:B:＞10C:D:＞＞10答案:2.半导体的特性包括（）A:导通特性B:温度敏感性C:光敏感性D:杂质敏感性答案:温度敏感性;光敏感性;杂质敏感性3.随着温度升高，半导体的电阻率一定升高（）答案:错4.半导体材料的电阻率，跨越了非常大的范围，使得我们能够通过各种效应来对它们进行调制，比如，我们可以通过掺杂改变半导体的电阻率（）A:对 B:错答案:对5.摩尔定律，是指单位面积的集成电路上晶体管数目，或者说集成电路的集成度，每18个月要增加一倍。

（）A:错 B:对答案:对第二章测试1.半导体材料最常见的晶体结构不包括（）A:纤锌矿型结构B:闪锌矿型结构C:金刚石型结构D:密堆积结构答案:密堆积结构2.描述晶体结构的最小体积重复单元的是（）A:原胞B:晶胞D:基矢答案:原胞3.正四面体的对称操作有（）个A:24B:32C:16D:8答案:244.晶体结构的基本特点不包括（）A:周期性B:重复性C:各向异性D:单一性答案:各向异性;单一性5.各向异性不是晶体的基本特性之一。

（）A:对 B:错答案:错第三章测试1.每个布里渊区的体积均相等，都等于倒格子（）的体积。

A:单胞B:原胞C:晶胞D:晶体答案:原胞2.周期性边界条件决定了电子的波矢K在第（）布里渊区内可取值数量与晶体的初基元胞数N相等。

A:三B:二C:四D:一答案:一3.布里渊区的特点不包括 ( )A:各个布里渊区的形状都不相同B:各布里渊区经过适当的平移，都可移到第一布里渊区且与之重合C:每个布里渊区的体积都不相等D:晶体结构的布喇菲格子虽然相同，但其布里渊区形状却不会相同答案:每个布里渊区的体积都不相等;晶体结构的布喇菲格子虽然相同，但其布里渊区形状却不会相同4.对于一定的布喇菲晶格，基矢的选择是不唯一的，但是对应的倒格子空间是唯一的。

第1章半导体测试基础第1节基础术语描述半导体测试的专业术语很多,这里只例举部分基础的：1．DUT需要被实施测试的半导体器件通常叫做DUT〔Device Under Test,我们常简称"被测器件"〕,或者叫UUT〔Unit Under Test〕.首先我们来看看关于器件引脚的常识,数字电路期间的引脚分为"信号"、"电源"和"地"三部分.信号脚,包括输入、输出、三态和双向四类,输入：在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道；输入管脚感应其上的电压并将它转化为内部逻辑识别的"0"和"1"电平.输出：在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道；输出管脚提供正确的逻辑"0"或"1"的电压,并提供合适的驱动能力〔电流〕.三态：输出的一类,它有关闭的能力〔达到高电阻值的状态〕.双向：拥有输入、输出功能并能达到高阻态的管脚.电源脚,"电源"和"地"统称为电源脚,因为它们组成供电回路,有着与信号引脚不同的电路结构.VCC：TTL器件的供电输入引脚.VDD：CMOS器件的供电输入引脚.VSS：为VCC或VDD提供电流回路的引脚.GND：地,连接到测试系统的参考电位节点或VSS,为信号引脚或其他电路节点提供参考0电位；对于单一供电的器件,我们称VSS为GND.2．测试程序半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的设计指标.测试程序通常分为几个部分,如DC测试、功能测试、AC测试等.DC测试验证电压与电流参数；功能测试验证芯片内部一系列逻辑功能操作的正确性；AC 测试用以保证芯片能在特定的时间约束内完成逻辑操作.程序控制测试系统的硬件进行测试,对每个测试项给出pass或fail的结果.Pass指器件达到或者超越了其设计规格；Fail则相反,器件没有达到设计要求,不能用于最终应用.测试程序还会将器件按照它们在测试中表现出的性能进行相应的分类,这个过程叫做"Binning",也称为"分Bin". 举个例子,一个微处理器,如果可以在150MHz下正确执行指令,会被归为最好的一类,称之为"Bin 1"；而它的某个兄弟,只能在100MHz下做同样的事情,性能比不上它,但是也不是一无是处应该扔掉,还有可以应用的领域,则也许会被归为"Bin 2",卖给只要求100MHz 的客户.程序还要有控制外围测试设备比如Handler 和Probe 的能力；还要搜集和提供摘要性质〔或格式〕的测试结果或数据,这些结果或数据提供有价值的信息给测试或生产工程师,用于良率<Yield>分析和控制.第2节正确的测试方法经常有人问道："怎样正确地创建测试程序？"这个问题不好回答,因为对于什么是正确的或者说最好的测试方式,一直没有一个单一明了的界定,某种情形下正确的方式对另一种情况来说不见得最好.很多因素都在影响着测试行为的构建方式,下面我们就来看一些影响力大的因素.➢测试程序的用途.下面的清单例举了测试程序的常用之处,每一项都有其特殊要求也就需要相应的测试程序：●Wafer Test——测试晶圆〔wafer〕每一个独立的电路单元〔Die〕,这是半导体后段区分良品与不良品的第一道工序,也被称为"Wafer Sort"、CP测试等.●Package Test——晶圆被切割成独立的电路单元,且每个单元都被封装出来后,需要经历此测试以验证封装过程的正确性并保证器件仍然能达到它的设计指标,也称为"Final Test"、FT测试、成品测试等.●Quality Assurance Test——质量保证测试,以抽样检测方式确保Package Test执行的正确性,即确保pass的产品中没有不合格品.●Device Characterization——器件特性描述,决定器件工作参数范围的极限值.●Pre/Post Burn-In ——在器件"Burn-in"之前和之后进行的测试,用于验证老化过程有没有引起一些参数的漂移.这一过程有助于清除含有潜在失效〔会在使用一段时间后暴露出来〕的芯片.●Miliary Test——军品测试,执行更为严格的老化测试标准,如扩大温度范围,并对测试结果进行归档.●Ining Inspection ——收货检验,终端客户为保证购买的芯片质量在应用之前进行的检查或测试.●Assembly Verification ——封装验证,用于检验芯片经过了封装过程是否仍然完好并验证封装过程本身的正确性.这一过程通常在FT测试时一并实施.●Failure Analysis ——失效分析,分析失效芯片的故障以确定失效原因,找到影响良率的关键因素,并提高芯片的可靠性.➢测试系统的性能.测试程序要充分利用测试系统的性能以获得良好的测试覆盖率,一些测试方法会受到测试系统硬件或软件性能的限制.高端测试机：●高度精确的时序——精确的高速测试●大的向量存储器——不需要去重新加载测试向量●复合PMU〔Parametric Measurement Unit〕——可进行并行测试,以减少测试时间●可编程的电流加载——简化硬件电路,增加灵活性●PerPin的时序和电平——简化测试开发,减少测试时间低端测试机：●低速、低精度——也许不能充分满足测试需求●小的向量存储器——也许需要重新加载向量,增加测试时间●单个PMU ——只能串行地进行DC测试,增加测试时间●均分资源〔时序/电平〕——增加测试程序复杂度和测试时间➢测试环节的成本.这也许是决定什么需要被测试以与以何种方式满足这些测试的唯一的最重要的因素,测试成本在器件总的制造成本中占了很大的比重,因此许多与测试有关的决定也许仅仅取决于器件的售价与测试成本.例如,某个器件可应用于游戏机,它卖15元；而同样的器件用于人造卫星,则会卖3500元.每种应用有其独特的技术规范,要求两种不同标准的测试程序.3500元的器件能支持昂贵的测试费用,而15元的器件只能支付最低的测试成本.➢测试开发的理念.测试理念只一个公司内部测试人员之间关于什么是最优的测试方法的共同的观念,这却决于他们特殊的要求、芯片产品的售价,并受他们以往经验的影响.在测试程序开发项目启动之前,测试工程师必须全面地上面提到的每一个环节以决定最佳的解决方案.开发测试程序不是一件简单的正确或者错误的事情,它是一个在给定的状况下寻找最佳解决方案的过程.第3节测试系统测试系统称为ATE,由电子电路和机械硬件组成,是由同一个主控制器指挥下的电源、计量仪器、信号发生器、模式〔pattern〕生成器和其他硬件项目的集合体,用于模仿被测器件将会在应用中体验到的操作条件,以发现不合格的产品. 测试系统硬件由运行一组指令〔测试程序〕的计算机控制,在测试时提供合适的电压、电流、时序和功能状态给DUT并监测DUT的响应,对比每次测试的结果和预先设定的界限,做出pass或fail的判断.●测试系统的内脏图2-1显示所有数字测试系统都含有的基本模块,虽然很多新的测试系统包含了更多的硬件,但这作为起点,我们还是拿它来介绍."CPU"是系统的控制中心,这里的CPU不同于电脑中的中央处理器,它由控制测试系统的计算机与数据输入输出通道组成.许多新的测试系统提供一个网络接口用以传输测试数据；计算机硬盘和Memory用来存储本地数据；显示器与键盘提供了测试操作员和系统的接口.图2-1.通用测试系统内部结构DC子系统包含有DPS〔Device Power Supplies,器件供电单元〕、RVS 〔Reference Voltage Supplies,参考电压源〕、PMU〔Precision Measurement Unit,精密测量单元〕.DPS为被测器件的电源管脚提供电压和电流；RVS为系统内部管脚测试单元的驱动和比较电路提供逻辑0和逻辑1电平提供参考电压,这些电压设置包括：VIL、VIH、VOL和VOH.性能稍逊的或者老一点的测试系统只有有限的RVS,因而同一时间测试程序只能提供少量的输入和输出电平.这里先提与一个概念,"tester pin",也叫做"tester channel",它是一种探针,和Loadboard背面的Pad接触为被测器件的管脚提供信号.当测试机的pins共享某一资源,比如RVS,则此资源称为"Shared Resource".一些测试系统称拥有"per pin"的结构,就是说它们可以为每一个pin独立地设置输入与输出信号的电平和时序.DC子系统还包含PMU〔精密测量单元,Precision Measurement Unit〕电路以进行精确的DC参数测试,一些系统的PMU也是per pin结构,安装在测试头〔Test Head〕中.〔PMU我们将在后面进行单独的讲解〕每个测试系统都有高速的存储器——称为"pattern memory"或"vector memory"——去存储测试向量〔vector或pattern〕.Test pattern〔注：本人驽钝,一直不知道这个pattern的准确翻译,很多译者将其直译为"模式",我认为有点欠妥,实际上它就是一个二维的真值表；将"test pattern"翻译成"测试向量"吧,那"vector"又如何区别？呵呵,还想听听大家意见〕描绘了器件设计所期望的一系列逻辑功能的输入输出的状态,测试系统从pattern memory中读取输入信号或者叫驱动信号〔Drive〕的pattern状态,通过tester pin输送给待测器件的相应管脚；再从器件输出管脚读取相应信号的状态,与pattern中相应的输出信号或者叫期望〔Expect〕信号进行比较.进行功能测试时,pattern 为待测器件提供激励并监测器件的输出,如果器件输入与期望不相符,则一个功能失效产生了.有两种类型的测试向量——并行向量和扫描向量,大多数测试系统都支持以上两种向量.Timing分区存储有功能测试需要用到的格式、掩盖〔mask〕和时序设置等数据和信息,信号格式〔波形〕和时间沿标识定义了输入信号的格式和对输出信号进行采样的时间点.Timing分区从pattern memory那里接收激励状态〔"0”或者"1”〕,结合时序与信号格式等信息,生成格式化的数据送给电路的驱动部分,进而输送给待测器件.Special Tester Options部分包含一些可配置的特殊功能,如向量生成器、存储器测试,或者模拟电路测试所需要的特殊的硬件结构.The Systen Clocks为测试系统提供同步的时钟信号,这些信号通常运行在比功能测试要高得多的频率范围；这部分还包括许多测试系统都包含的时钟校验电路.第4节PMUPMU〔Precision Measurement Unit,精密测量单元〕用于精确的DC参数测量,它能驱动电流进入器件而去量测电压或者为器件加上电压而去量测产生的电流.PMU的数量跟测试机的等级有关,低端的测试机往往只有一个PMU,同过共享的方式被测试通道〔test channel〕逐次使用；中端的则有一组PMU,通常为8个或16个,而一组通道往往也是8个或16个,这样可以整组逐次使用；而高端的测试机则会采用per pin的结构,每个channel配置一个PMU.图2-2. PMU状态模拟图驱动模式和测量模式〔Force and Measurement Modes〕在ATE中,术语"驱动〔Force〕"描述了测试机应用于被测器件的一定数值的电流或电压,它的替代词是Apply,在半导体测试专业术语中,Apply和Force都表述同样的意思.在对PMU进行编程时,驱动功能可选择为电压或电流：如果选择了电流,则测量模式自动被设置成电压；反之,如果选择了电压,则测量模式自动被设置成电流.一旦选择了驱动功能,则相应的数值必须同时被设置.●驱动线路和感知线路〔Force and Sense Lines〕为了提升PMU驱动电压的精确度,常使用4条线路的结构：两条驱动线路传输电流,另两条感知线路监测我们感兴趣的点〔通常是DUT〕的电压.这缘于欧姆定律,大家知道,任何线路都有电阻,当电流流经线路会在其两端产生压降,这样我们给到DUT端的电压往往小于我们在程序中设置的参数.设置两根独立的〔不输送电流〕感知线路去检测DUT端的电压,反馈给电压源,电压源再将其与理想值进行比较,并作相应的补偿和修正,以消除电流流经线路产生的偏差.驱动线路和感知线路的连接点被称作"开尔文连接点".●量程设置〔Range Settings〕PMU的驱动和测量范围在编程时必须被选定,合适的量程设定将保证测试结果的准确性.需要提醒的是,PMU的驱动和测量本身就有就有范围的限制,驱动的范围取决于PMU的最大驱动能力,如果程序中设定PMU输出5V的电压而PMU本身设定为输出4V电压的话,最终只能输出4V的电压.同理,如果电流测量的量程被设定为1mA,则无论实际电路中电流多大,能测到的读数不会超过1mA.值得注意的是,PMU上无论是驱动的范围还是测量的量程,在连接到DUT的时候都不应该再发生变化.这种范围或量程的变化会引起噪声脉冲〔浪涌〕,是一种信号电压值短时间内的急剧变化产生的瞬间高压,类似于ESD的放电,会对DUT造成损害.●边界设置〔Limit Settings〕PMU有上限和下限这两个可编程的测量边界,它们可以单独使用〔如某个参数只需要小于或大于某个值〕或者一起使用.实际测量值大于上限或小于下限的器件,均会被系统判为不良品.●钳制设置〔Clamp Settings〕大多数PMU会被测试程序设置钳制电压和电流,钳制装置是在测试期间控制PMU输出电压与电流的上限以保护测试操作人员、测试硬件与被测器件的电路.图2-2.电流钳制电路模拟图当PMU用于输出电压时,测试期间必须设定最大输出电流钳制.驱动电压时,PMU会给予足够的必须的电流用以支持相应的电压,对DUT的某个管脚,测试机的驱动单元会不断增加电流以驱动它达到程序中设定的电压值.如果此管脚对地短路〔或者对其他源短路〕,而我们没有设定电流钳制,则通过它的电流会一直加大,直到相关的电路如探针、ProbeCard、相邻DUT甚至测试仪的通道全部烧毁.图2-3显示PMU驱动5.0V电压施加到250ohm负载的情况,在实际的测试中,DUT是阻抗性负载,从欧姆定律I=U/R我们知道,其上将会通过20mA的电流.器件的规格书可能定义可接受的最大电流为25mA,这就意味着我们程序中此电流上限边界将会被设置为25mA,而钳制电流可以设置为30mA.如果某一有缺陷的器件的阻抗性负载只有10ohm的话,在没有设定电流钳制的情况下,通过的电流将达到500mA,这么大的电流已经足以对测试系统、硬件接口与器件本身造成损害；而如果电流钳制设定在30mA,则电流会被钳制电路限定在安全的范围内,不会超过30mA.电流钳制边界〔Clamp〕必须大于测试边界〔Limit〕上限,这样当遇到缺陷器件才能出现fail；否则程序中会提示"边界电流过大",测试中也不会出现fail了.图2-4.电压钳制电路模拟图当PMU用于输出电流时,测试期间则相应地需要进行电压钳制.电压钳制和电流钳制在原理上大同小异,这里就不再赘述了.第5节管脚电路管脚电路〔The Pin Electronics,也叫PinCard、PE、PEC或I/O Card〕是测试系统资源部和待测期间之间的接口,它给待测器件提供输入信号并接收待测器件的输出信号.每个测试系统都有自己独特的设计但是通常其PE电路都会包括：●提供输入信号的驱动电路●驱动转换与电流负载的输入输出切换开关电路●检验输出电平的电压比较电路●与PMU的连接电路〔点〕●可编程的电流负载还可能包括：●用于高速电流测试的附加电路●Per pin 的PMU结构尽管有着不同的变种,但PE的基本架构还是一脉相承的,图2-5显示了数字测试系统的数字测试通道的典型PE卡的电路结构.图2-5.典型的Pin Electronics1.驱动单元〔The Driver〕驱动电路从测试系统的其他相应环节获取格式化的信号,称为FDATA,当FDATA通过驱动电路,从参考电压源〔RVS〕获取的VIL/VIH参考电平被施加到格式化的数据上.如果FDATA命令驱动单元去驱动逻辑0,则驱动单元会驱动VIL参考电压；VIL〔Voltage In Low〕指施加到DUT的input管脚仍能被DUT 内部电路识别为逻辑0的最高保证电压.如果FDATA命令驱动单元去驱动逻辑1,则驱动单元会驱动VIH参考电压；VIH 〔Voltage In High〕指施加到DUT的input管脚仍能被DUT内部电路识别为逻辑1的最低保证电压.F1场效应管用于隔离驱动电路和待测器件,在进行输入-输出切换时充当快速开关角色.当测试通道被程序定义为输入〔Input〕,场效应管F1导通,开关〔通常是继电器〕K1闭合,使信号由驱动单元〔Driver〕输送至DUT；当测试通道被程序定义为输出〔Output〕或不关心状态〔don’t care〕,F1截止,K1断开,则驱动单元上的信号无法传送到DUT上.F1只可能处于其中的一种状态,这样就保证了驱动单元和待测器件同时向同一个测试通道送出电压信号的I/O冲突状态不会出现.2.电流负载单元〔Current Load〕电流负载〔也叫动态负载〕在功能测试时连接到待测器件的输出端充当负载的角色,由程序控制,提供从测试系统到待测器件的正向电流或从待测器件到测试系统的负向电流.电流负载提供IOH〔Current Output High〕和IOL〔Current Output Low〕.IOH 指当待测器件输出逻辑1时其输出管脚必须提供的电流总和；IOL则相反,指当待测器件输出逻辑0时其输出管脚必须接纳的电流总和.当测试程序设定了IOH和IOL,VREF电压就设置了它们的转换点.转换点决定了IOH起作用还是IOL起作用：当待测器件的输出电压高于转换点时,IOH提供电流；当待测器件的输出电压低于转换点时,IOL提供电流.F2和F1一样,也是一个场效应管,在输入-输出切换时充当高速开关,并隔离电流负载电路和待测器件.当程序定义测试通道为输出,则F2导通,允许输出正向电流或抽取反向电流；当定义测试通道为输入,则F2截止,将负载电路和待测器件隔离.电流负载在三态测试和开短路测试中也会用到.3.电压比较单元〔Voltage Receiver〕电压比较器用于功能测试时比较待测器件的输出电压和RVS提供的参考电压.RVS为有效的逻辑1〔VOH〕和逻辑0〔VOL〕提供了参考：当器件的输出电压等于或小于VOL,则认为它是逻辑0；当器件的输出电压等于或大于VOH,则认为它是逻辑1；当它大于VOL而小于VOH,则认为它是三态电平或无效输出.4.PMU连接点〔PMU Connection〕当PMU连接到器件管脚,K1先断开,然后K2闭合,用于将PMU和Pin Electrics 卡的I/O电路隔离开来.5.高速电流比较单元〔High Speed Current parators〕相对于为每个测试通道配置PMU,部分测试系统提供了快速测量小电流的另一种方法,这就是可进行快速漏电流〔Leakage〕测试的电流比较器,开关K3控制它与待测器件的连接与否.如果测试系统本身就是Per Pin PMU结构的,那么这部分就不需要了.6.PPPMU〔Per Pin PMU〕一些系统提供Per Pin PMU的电路结构,以支持对DUT每个管脚同步地进行电压或电流测试.与PMU一样,PPPMU可以驱动电流测量电压或者驱动电压测量电流,但是标准测试系统的PMU的其它功能PPPMU则可能不具备.第6节测试开发基本规则任何工作都有其规则和流程,IC测试也不例外.我们在实际工作中看到,一些简单的错误和低级的问题经常在一个又一个的程序中再现,如果有一定的标准,相信情况会好很多.这里我们就来总结一些基本的规则,它们将普遍适用于多数的实例；也许其中的一些在我们看来是显而易见的,但是在测试硬件无误的情况下,很多人还是在不经意间违反.可能大家会说了,谁这么傻呀？呵呵,相信大家都不会主动这么做,但是粗心呢？如果你决定刻意违反其中的某一条或几条的话,请确定你完全知道后果.^_^永远不要将DUT的输入管脚当作输出管脚进行功能测试.最常见的是在pattern中,如果一个输入管脚在此测试项不需要去管〔既给0或给1不影响此测试结果〕,我们有人就给它"X",而"X"是输出测试的mask态,这样测试机就会将此管脚当作输出去处理,连接到比较电路,只是对结果不做比较.记住,在功能测试中,输入管脚不能直接测试以期得到pass/fail的结果；信号施加到输入管脚,我们需要测试的是输出管脚.●永远不要将测试机的驱动单元连接到DUT的输出管脚.此举会造成测试机和器件本身会在同一时间驱动电压和电流到该管脚,当它们在某一点相遇时,那就是狭路相逢勇者胜了,输的一方会受伤哦！●永远不要悬空〔float〕某个输入管脚,一个有效的逻辑必须施加到输入管脚,0或者1.对于CMOS工艺的器件,悬空输入管脚会造成闩锁〔latch-up〕现象,导致大电流对器件造成破坏.●永远不要施加大于VDD或小于GND的电压到输入或输出管脚.否则同样会引起浪涌现象损害器件.●驱动电压信号到DUT时,记得设置电流钳制,限制测试机的最大输出电流.●驱动电流信号到DUT时,记得设置电压钳制,限制测试机的最大输出电压.●永远不要在驱动单元与器件引脚连接时改变驱动信号〔电压或电流〕的范围,也不要在这个时候改变PMU驱动的信号类型〔如将电压驱动改为电流驱动〕.。

现代半导体器件及先进制造智慧树知到课后章节答案2023年下浙江大学第一章测试1.本征硅的费米能级位于：（）A:略偏向 B:略偏向 C: D:答案:略偏向2.硼掺杂的硅中，下列说法正确的是：（）A:电子浓度大于空穴浓度 B:与磷掺杂硅的导电类型一致 C:空穴浓度大于电子浓度 D:硅的晶体结构将发生改变答案:空穴浓度大于电子浓度3.抑制离子注入工艺中沟道效应的方法有（）。

A:降低离子注入能量 B:衬底表面沉积非晶薄膜 C:倾斜衬底 D:升高衬底温度答案:衬底表面沉积非晶薄膜;倾斜衬底;升高衬底温度4.制造单晶硅衬底的方法包括（）。

A:外延生长法 B:氧化还原法 C:直拉法 D:区域熔融法答案:直拉法;区域熔融法5.当硅中掺杂浓度越小时，费米能级越靠近Ei。

（） A:错 B:对答案:对第二章测试1.对于长沟道MOSFET器件，发生夹断后，下面说法中正确的是（）。

A:B:Vg≥Vd+Vth C:沟道中漏极一侧的电位为0 D:Vg继续增加，Id不会继续增大答案:Vg≥Vd+Vth;沟道中漏极一侧的电位为0;Vg继续增加，Id不会继续增大2.沟道长度缩短有可能对MOSFET器件产生哪些影响（）。

A:器件的漏极电流增大 B:器件的集成度增加 C:阈值电压增大 D:器件的可靠性劣化答案:器件的漏极电流增大;器件的集成度增加;器件的可靠性劣化3.有关MOSFET器件亚阈值摆幅（S）的说法错误的是（）A:B:亚阈值摆幅的单位是mV C:温度升高，亚阈值摆幅增大D:答案:亚阈值摆幅的单位是mV4.有关MOSFET器件特征长度的说法正确的是（）A:栅氧化层介电常数越厚，特征长度越小 B:沟道长度相等的器件，特征长度越小，DIBL越小 C:与器件的沟道长度呈正比 D:仅与器件的结构参数有关答案:沟道长度相等的器件，特征长度越小，DIBL越小5.MOSFET器件的阈值电压实际上是栅极MOS电容强反型区的起点。

（） A:对 B:错答案:对第三章测试1.下面有关浸没式光刻技术的说法，正确的是（）A:在目镜和衬底间填充水 B:由台积电的工程师林本坚发明 C:能够增大物镜的数值孔径 D:能够减小光的波长答案:由台积电的工程师林本坚发明;能够增大物镜的数值孔径;能够减小光的波长2.相移光刻技术中，使光产生相位差的方法包括：（）A:在掩膜板上的透光区域中添加移相器 B:利用整面透光的石英板，改变局部区域的厚度 C:改变石英掩膜板的倾斜角 D:减小未沉积铬区域的石英板厚度答案:在掩膜板上的透光区域中添加移相器;利用整面透光的石英板，改变局部区域的厚度;减小未沉积铬区域的石英板厚度3.根据瑞利判据得到的光刻分辨率极限，表达式为（）A: B:C: D:答案:4.正光刻胶和负光刻胶中，光敏剂的作用分别是（）A:交联催化剂，提供自由基B:交联催化剂，交联催化剂C:提供自由基，交联催化剂D:提供自由基，提供自由基答案:提供自由基，交联催化剂5.光刻是集成电路制造过程中总成本最高的工艺。