数字电子技术基础1
- 格式:doc
- 大小:177.50 KB
- 文档页数:8
《电子技术基础》实验指导书电子技术课组编信息与通信工程学院实验三基本门电路逻辑功能的测试一 . 实验类型——验证性 +设计二 . 实验目的1. 熟悉主要门电路的逻辑功能;2. 掌握基本门电路逻辑功能的测试方法;3. 会用小规模集成电路设计组合逻辑电路。
三 . 实验原理1. 集成电路芯片介绍数字电路实验中所用到的集成芯片多为双列直插式, 其引脚排列规则如图 1-1。
其识别方法是:正对集成电路型号或看标记 (左边的缺口或小圆点标记 , 从左下角开始按逆时针方向以1, 2, 3…依次排列到最后一脚。
在标准形 TTL 集成电路中,电源端 Vcc 一般排在左上端,接地端(GND 一般排在右下端, 如 74LS00。
若集成芯片引脚上的功能标号为 NC ,则表示该引脚为空脚,与内部电路不连接。
本实验采用的芯片是 74LS00二输入四与非门、 74LS20四输入二与非门、 74LS02二输入四或非门、 74LS04六非门,逻辑图及外引线排列图见图 1-1。
图 1-1 逻辑图及外引线排列2.逻辑表达式 : 非门1-12输入端与非门1-24输入端与非门1-3或非门1-4对于与非门 , 其输入中任一个为低电平“ 0”时,输出便为高电平“ 1”。
只有当所有输入都为高电平“ 1”时,输出才为低电平“ 0”。
对于 TTL 逻辑电路,输入端如果悬空可看做;逻辑 1,但为防止干扰信号引入,一般不悬空, 可将多余的输入端接高电平或者和一个有用输入端连在一起。
对 MOS 电路输入端不允许悬空。
对于或非门,闲置输入端应接地或低电平。
四 . 实验内容及步骤 1. 逻辑功能测试①与非门逻辑功能的测试:* 将 74LS20插入实验台 14P 插座,注意集成块上的标记,不要插错。
* 将集成块Vcc 端与电源 +5V相连, GND 与电源“地”相连。
* 选择其中一个与非门,将其 4个输入端 A 、 B 、 C 、 D 分别与四个逻辑开关相连,输出端 Y 与逻辑笔或逻辑电平显示器相连,如图 1-2。
第一章数字电路基础第一部分基础知识一、选择题1.以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2.以下代码中为恒权码的为。
A.8421BCD码B. 5421BCD码C.余三码D.格雷码3.一位十六进制数可以用位二进制数来表示。
A.1B.2C.4D. 164.十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101015.在一个8位的存储单元中,能够存储的最大无符号整数是。
A.(256)10B.(127)10C.(FF)16D.(255)106.与十进制数(53.5)10等值的数或代码为。
A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87.矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期8.与八进制数(47.3)8等值的数为:A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)29.常用的B C D码有。
A.奇偶校验码B.格雷码C.8421码D.余三码10.与模拟电路相比,数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题(正确打√,错误的打×)1. 方波的占空比为0.5。
()2. 8421码1001比0001大。
()3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
()4.格雷码具有任何相邻码只有一位码元不同的特性。
()5.八进制数(18)8比十进制数(18)10小。
()6.当传送十进制数5时,在8421奇校验码的校验位上值应为1。
()7.在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号。
()8.占空比的公式为:q = t w / T,则周期T越大占空比q越小。
()9.十进制数(9)10比十六进制数(9)16小。
前言第一章数制与码制: “数”在计算机中怎样表示。
第二章逻辑代数基础: 逻辑代数的基本概念、逻辑函数及其标准形式、逻辑函数的化简。
第三章组合逻辑电路: 组合电路的分析与设计。
第四章同步时序逻辑电路:触发器、同步时序电路的分析与设计。
第五章异步时序逻辑电路:脉冲异步电路的分析与设计。
第六章采用中,大规模集成电路的逻辑设计。
绪论一、数字系统1.模拟量:连续变化的物理量2.数字量:模拟→数字量(A/D)3.数字系统:使用数字量来传递、加工、处理信息的实际工程系统4.数字系统的任务:1) 将现实世界的信息转换成数字网络可以理解的二进制语言2)仅用0、1完成所要求的计算和操作3)将结果以我们可以理解的方式返回现实世界5.数字系统设计概况1 ) 层次:从小到大,原语单元、较复杂单元、复杂单元、更复杂单元2)逻辑网络:以二进制为基础描述逻辑功能的网络3)电子线路:物理构成4)形式描述:用硬件描述语言(HDL)描述数字系统的行为6.为什么采用数字系统1)安全可靠性高2)现代电子技术的发展为其提供了可能7.数字系统的特点1)二值逻辑(“0”低电平、“1”高电平)2)基本门电路及其扩展逻辑电路(组成)3)信号间符合算术运算或逻辑运算功能4)其主要方法为逻辑分析与逻辑设计(工具为布尔代数、卡诺图和状态化简)第一章数制与码制学习要求:•掌握二、十、八、十六进位计数制及相互换;•掌握二进制数的原码、反码和补码表示及其加减运算;•了解定点数与浮点数的基本概念;掌握常用的几种编码。
1.1 进位计数制1.1.1 十进制数的表示1、进位计数制数制:用一组统一的符号和规则表示数的方法2、记数法•位置计数法例:123.45 读作一百二十三点四五•按权展形式例:123.45=1×102+2×101+3×100+4×10-1+5×10-23、基与基数用来表示数的数码的集合称为基(0—9), 集合的大小称为基数(十进制10)。
数字电子技术基础试卷(本科)及参考答案试卷一及其参考答案试卷一一、(20分)选择填空。
从每个小题的四个选项中选出一个正确答案,并将其编号填入该题后的括号中。
1.十进制数3.625的二进制数和8421BCD码分别为()A.11.11 和11.001 B.11.101 和0011.011000100101C.11.01 和11.011000100101 D.11.101 和11.1012.下列几种说法中错误的是()A.任何逻辑函数都可以用卡诺图表示。
B.逻辑函数的卡诺图是唯一的。
C.同一个卡诺图化简结果可能不是唯一的。
D.卡诺图中1的个数和0的个数相同。
3.和TTL电路相比,CMOS电路最突出的优点在于()A.可靠性高B.抗干扰能力强C.速度快D.功耗低4.为了把串行输入的数据转换为并行输出的数据,可以使用()A.寄存器B.移位寄存器C.计数器D.存储器5.单稳态触发器的输出脉冲的宽度取决于()A.触发脉冲的宽度B.触发脉冲的幅度C.电路本身的电容、电阻的参数D.电源电压的数值6.为了提高多谐振荡器频率的稳定性,最有效的方法是()A.提高电容、电阻的精度B.提高电源的稳定度C.采用石英晶体振荡器C.保持环境温度不变7.已知时钟脉冲频率为f cp,欲得到频率为0.2f cp的矩形波应采用()A.五进制计数器B.五位二进制计数器C.单稳态触发器C.多谐振荡器8.在图1-8用555定时器组成的施密特触发电路中,它的回差电压等于()A.5V B.2VC.4V D.3VI+5V 8 41 562 3555(1)+4V 图1-8二、(12分)已知输入信号A 、B 、C 的波形,试画出图2所示各电路输出(L 1、L 2、L3)的波形。
设触发器的初态为0。
A +5VAB C L 1B C&&=11J 1K1AB C QL 2C1 S 0 Y W S 1 S 2 G D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7A B C1L 374HC151图2三、(10分)如图3所示,为检测水箱的液位,在A 、B 、C 、三个地方安置了三个水位检测元件,当水面低于检测元件时,检测元件输出低电平,水面高于检测元件时,检测元件输出高电平。
数字电子技术基础 模拟卷1
一、单项选择题
1、将十进制数56转换成8421BCD 码应是: ( ) A 、(56)10= (0011 1000)8421BCD B 、(56)10= (0011 1001)8421BCD C 、(56)10= (0101 1000)8421BCD D 、(56)10= (0101 0110)8421BCD
2、使晶体三极管工作于饱和区的电压条件是: ( ) A 、发射结正偏,集电结反偏 B 、发射结反偏,集电结反偏 C 、发射结正偏,集电结正偏 D 、发射结反偏,集电结正偏
3、只有当两个输入变量的取值相同时,输出才为1,否则输出为0,这种逻辑关系叫做: ( ) A 、同或 B 、与非 C 、异或 D 、或非
4、在功能表中×的含义是: ( )
[
A 、表示高电平
B 、表示低电平
C 、高低电平都不可以
D 、高低电平都可以
5、下列4个电路中能实现AB L 逻辑关系的是: ( )
L
A A
≥1
&
B
B
B
A L
1
L
=1
B
A =1
A B C D
6、TTL 门电路理论上的逻辑低电平为: ( ) A 、0V B 、 C 、 D 、
7、下列电路中不属于时序逻辑电路的是: ( ) A 、移位寄存器 B 、译码器 C 、随机存取存储器 D 、计数器
8、下列电路中无需外加触发信号就能自动产生方波信号的电路是: ( ) A 、多谐振荡器 B 、单稳态触发器 C 、施密特触发器 D 、RS 触发器
…
9、下面对时序逻辑电路的描述不正确的是: ( )
A 、时序电路中任一时刻的输出信号仅取决于该时刻的输入信号。
B 、时序电路包含组合电路和存储电路两部分。
C 、时序电路中的存储电路是要记忆以前的状态,存储电路可由触发器组成。
D 、时序电路一般分为两大类:同步时序电路和异步时序电路
10、已知静态RAM2114的存储容量为1K×4位,若要扩展存储容量为4K ×8位,需要几片2114 ( )
A 、4片
B 、2片
C 、8片
D 、16片
11、已知逻辑函数D C B A L ++⋅=,则其反函数F 为: ( )
A 、D C
B A ⋅⋅+ B 、D
C B A ⋅⋅+ C 、
D C B A ⋅⋅+ D 、D C B A ⋅⋅+
12、5G7520为10位集成数模转换器,设参考电压V REF =10V ,R F =R ,当输入全1时,输出电压的绝对值为: ( )
{
A 、25525610V ⨯
B 、1102410V ⨯
C 、1023102410V ⨯
D 、1256
10V
⨯
二、多项选择题(在每小题的四个备选答案中,选出至少两个正确答案,并将其号码分别填在题干的括号内。
多选、少选、错选均无分。
)
1、逻辑函数C B A B A L )(+=中,变量A 、B 、C 取哪些值时,L 的值为1。
( ) ( ) ( ) ( )
A 、ABC 取011
B 、AB
C 取101 C 、ABC 取000
D 、ABC 取111 2、描述触发器逻辑功能的方法有:
( ) ( ) ( ) ( )
A 、功能表
B 、特征方程
C 、状态转换图
D 、驱动表 3、比较下列几个数的大小,正确的结果是:
"
( ) ( ) ( ) ( )
A 、(46)8>(39)10
B 、(2A )16>(39)10
C 、(101101)2>(39)10
D 、(2A )16>(101101)2
4、在下式中选出正确的逻辑代数公式:
( ) ( ) ( ) ( )
A 、A A A =+
B 、0=⊕A A
C 、B A B A ⋅=+
D 、A A =+1
三、门电路分析题。
图三中所有的门电路都为TTL 门,写出电路的输出逻辑表达式L 1、L 2、L 3,并适当化简。
已知输入波形A 、B 、C ,试画出各输出的波形图。
B
A =1
L 1
≥1
A 2
L B
C &
≥1
A B C
1、
C
B A
3
1
L 1L 2
L 3
2、
3、
图三
四、求解下列三题。
…
1.触发器电路如图四(a )所示,已知CP 波形,试画出Q 1和Q 2的波形。
设触发器的初始状态均为0。
∧1D
C1CP
∧1J
C11K CP 1
Q
Q
Q Q (1)
(2)
CP
1
2
1
2
图四(a )
2.触发器电路如图四(b )所示,已知CP 和A 的波形,试画出Q 的波形。
设触发器的初始状态为0。
∧
1D C1
&
A CP
Q
CP
A
图四(b )
3.用8选1数据选择器实现逻辑函数:AC BC AB L ++=
要求:画出卡诺图,在图四(C )所示的8选1数据选择器的逻辑符号上直接
连线。
0D D D 4D D D A Y
231A 60
Y 1774151
52D D G A
(
图四(C )
参考答案:
1.每图全部画对得3分,部分画对可酌情给分。
CP 1Q Q 2
2.全部画对得6分,部分画对可酌情给分。
A CP Q
3.作出函数的卡诺图:
C AB B
010C 01
0A 1
10111L
1
00
01
画出连线图:
L 0
1
(
五、设计题。
在举重比赛中,有A 、B 、C 三名裁判,其中A 为主裁判,B 、C 为副裁判,当主裁判和一名以上(包括一名)副裁判认为运动员上举合格后,才可发出合格信号。
试设计该逻辑电路。
要求:(1)列出真值表,(2)用卡诺图化简,(3)用与非门画出逻辑图。
参考答案:
(1) 列出真值表:
真值表
?
(2)用卡诺图化
B
得简化的逻辑表达式:AC AB L +=
(3)将表达式转换为与非—与非表达式:AC AB AC AB L +=+=
画出逻辑图:(4分)
L
:
六、时序电路分析题。
计数器电路如图六所示。
写出电路的输出方程、各触发器的驱动方程、次态方程(状态方程),画出电路的状态转换表和时序图(不需分析自启动),说明电路是几进制计数器。
Q CP Y
图六
参考答案:
(1) 驱动方程: 20Q J = 10=K
01Q J = 01Q K =
102Q Q J = 12=K
(2) 状态方程:
;
n
n n n n Q Q Q K Q J Q 02000010
=+=+
n n n n n n n n
n Q Q Q Q Q Q Q K Q J Q 10101011111
1
⊕=+=+=+
n n n n n n Q Q Q Q K Q J Q 21022221
2
=+=+
输出方程:
2Q Y =
(3) 状态转换表:
(4) 状态转换图
Q 0
Q Q 1/Y
2
(5) 该电路是5进制计数器。