电子课程设计
— 8位数码管动态显示电路设计
学院：电子信息工程学院
专业、班级：
姓名：
学号：
指导老师：
2014年12月
目录
一、设计任务与要求 (3)
二、总体框图 (3)
三、选择器件 (3)
四、功能模块 (9)
五、总体设计电路图 (10)
六、心得体会 (12)
8位数码管动态显示电路设计
一、设计任务与要求
1. 设计个8位数码管动态显示电路，动态显示1、2、3、4、5、6、7、8。
2. 要求在某一时刻，仅有一个LED 数码管发光。
3. 该数码管发光一段时间后，下一个LED 发光，这样8只数码管循环发光。
4. 当循环扫描速度足够快时，由于视觉暂留的原因，就会感觉8只数码管是在持续发光。
5、研究循环地址码发生器的时钟频率和显示闪烁的关系。
二、总体框图
设计的总体框图如图2-1所示。
图2-1总体框图
三、选择器件 1、数码管
数码管是一种由发光二极管组成的断码型显示器件，如图1所示。
U13
DCD_HEX
图1 数码管
数码管里有八个小LED 发光二极管，通过控制不同的LED 的亮灭来显示出
不同的字形。数码管又分为共阴极和共阳极两种类型，其实共阴极就是将八个
74LS161计数器 74LS138译码
器 数码管
LED的阴极连在一起，让其接地，这样给任何一个LED的另一端高电平，它便能点亮。而共阳极就是将八个LED的阳极连在一起。
2、非门
非门又称为反相器，是实现逻辑非运算的逻辑电路。非门有输入和输出两个端，电路符号如图2所示，其输出端的圆圈代表反相的意思，当其输入端为高电平时输出端为低电平，当其输入端为低电平时输出端为高电平。也就是说，输入端和输出端的电平状态总是反相的。其真值表如表1所示。
图2 非门
表1 真值表
输入输出
A Y
0 1
1 0
3、5V电源
5V VCC电源如图3所示。
图3 5V电源
4、74LS138译码器
74LS138译码器管脚图如图4所示。
图4 74LS138译码器管脚图
74LS138译码器的内部结构如图5所示。
图5 74LS138译码器内部结构图
用与非门组成的3线—8线译码器74LS138，S1、S2、S3是三个附加的控制
端。当S1=1，S2+S3=0时，译码器处于工作状态；否则，译码器被禁止，所有的输出端被封锁在高电平。
74LS138译码器的功能表如表2所示。
表2 74LS138译码器功能表
输入输出
S1 S2+S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 X X X X 1 1 1 1 1 1 1 1 X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0
5、74LS161计数器
同步二进制计数器74LS161的功能同74LS160，也是异步清零的计数器，其逻辑符号如图6所示。
图6 74LS161计数器
从74LS161功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。其功能如表3所示。
表3 74LS161计数器的功能表
清零使能置数时钟输入输出
Cr P T LD CP D C B A Q3 Q2 Q1 Q0
0 x x X x X X x x 0 0 0 0
1 x X 0 ↑ d c b a d c b a 1 1 1 1 ↑X x x X 计数
1 0 1 1 X X X x x 保持
1 x 0 1 X x x x X 保持（co=0）
6、74LS74D 触发器
74LS74D 触发器是具有异步置位和复位端其逻辑符号如图7所示。
图7 74LS74D 触发器
异步置位和复位信号不仅直接触发从触发器，而且封锁同步输入端D 和时钟端CLK ，所以异步置位和复位在有效电平时，能够在同步输入端的作用失效。74LS74触发器的特性表如表4所示。
表4 74LS74触发器的特性表
输入
输出
说明
SD ———
RD ———
CLK D Q^(n+1) 0 1 × × 1 预置1 1 0 × × 0 预置零 0 0 × × 1 不允许 1 1 ↑ 0 0 置零 1 1 ↑ 1 1 置1 1
1
×
Qo
保持
由表可知，异步清零端SD ———
、RD ———
电平有效时，同步输入端D 与时钟端CLK 的作用无效。注意，在触发器的同步输入端工作时，异步置位和复位端失去作用
