《数字逻辑电路》期末考试试题

  • 格式:doc
  • 大小:268.50 KB
  • 文档页数:5

下载文档原格式

  / 5
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

《数字逻辑电路》期末考试试题

一、单项选择题(本大题共15小题,每小题2分,共30分) 1.下列数中最小的数是

A .(1000.1)2

B .(10.3)8

C . (8.3)10

D .(8.3)16 2.与(77)8相等的8421BCD 码数是

A .(01110111)85421BCD

B .(01100011)8421BCD

C .(10010011)8421BC

D D .(10010110)8421BCD

3.已知输入A 、B 和输出F 的波形如图1.1所示,由此判断F 与A 、B 的逻辑关系是 A .或非 B .异或 C .与非 D .同或

4.在下列电路中,能实现C AB F +=的电路是

5.函数C B A C B D C B A F ⋅+++=)(的反函数是 A .[]

C B A C B

D C B A F +++++=))(( B .[]C B A C B D C B A F +++++=))((

C .[]C B A C

D B C B A F ++++++=

D .

[]

C B A C B

D C B A F +++++=)(

6.与函数AD D C C A F ++=相等的函数式是

A .C A F =

B .D

C F = C .A

D C F += D .AD F = 7.已知函数C B A F ++=,问使函数0=F 的输入组合是

A B C A B C

A B

C

D

A

B F

图1.1

A .ABC=001

B .ABC=110

C .ABC=000

D .ABC=010 8.逻辑项CD B A ,其逻辑相邻项的是

A .BCD A

B .D B

C A C .

D C AB D .D C B A 9.逻辑函数D B A D AB D BC CD F +++=的最简与或式是 A .F CD BD =+ B .F CD BD =+ C .F BD CD =+ D .F BD CD =+

10.逻辑函数C B C A F +⋅=,其约束条件为0=AB ,它的最简与或非式是 A . F A C B C =+++ B . F A C B C =+++ C .F A C B C =+++ D .F A C B C =+++ 11.函数∑=

)15,13,12,9,8,7,5,1(F 的最简与或式是

A .D A C

B D

C F ⋅++= B .

D B D C C A F ⋅++= C .BD D C C A F ++= D .AD C B D C F ++= 12.D 触发器置1,其激励端D 的取值为

A .0=D

B .1=D

C .n Q

D = D .1

+=n Q D

13.T 触发器组成电路如图1.2所示,它完成的功能是 A .T 触发器 B .JK 触发器 C .D 触发器 D .RS 触发器 14.n 位DAC 电路的精度为

A .121-n

B .12

1-n C .n 2 D .12-n

15.555定时电路当R d =0时,其输出状态为

A .保持

B .对输出无影响

C .1

D .0

二、填空题(本大题共5小题,每小题2分,共10分) 16.余3BCD 码0111表示的十进制数是 。 17、1⊕⊕=A A F = 。

A

图1.2

18、5级触发器组成扭环型计数器,其无效状态数有。

19、将模拟量转换为数字量一般要经过采样保持和两部分电路。

20、为了检测出输入幅值大于某值的脉冲信号,应采用电路

三、分析题(本大题共4小题,每小题10分,共40分)

说明:中规模器件74LS90、74LS161和74LS194的功能表在第8页上。

21.数据选择器电路如图3.1所示

①写出F表达式;②填写出卡诺图;③写出最简与非式。

22.时序电路如图2.2所示。

①写出触发器的次态方程;②画出Q的波形(设Q初态为0)。

23.由74LS1和74LS194组成电路如图3.4(a)、(b)所示

①分别列出它们的状态迁移关系;(74LS194起始态为0000)

②指出其功能。

C

D

图3.1 A

CP

A

图2.2

cp

1

CP

11010

24.由译码器74LS138和计数器74LS161组成电路如图2.4所示。

① 列出74LS161的状态迁移关系; ② 列出输出F 的序列信号。

四、设计题(本大题共2小题,每小题10分,共20分)

25.用译码器和少量的门电路设计一个一位二进制数的全减器。

(A 为被减数,B 为减数,D 为差,C i 为低位的借位,C i +1为向高位的借位) ①作出真值表; ②写出方程式; ③画出逻辑图。

26.用74LS90设计七进制5421BCD 码计数器。

① 列出状态迁移关系; ② 决定反馈归零信号; ③ 画出逻辑图。

74LS90功能表输入输出R 01R 02S 91S 92CP 1CP 2

11111111

00

R 01R 02=0S 91S 92=000Q D Q A

二进制计数五进制计数

8421码十进制计数5421码十进制计数

Q A Q B Q C Q D 00000000100110

01

CP CP CP

CP

1

图2.4