负),使得n区电子漂移运动经过空间电荷区来到p区边界,p区空穴来 到n区边界,形成少数载流子的积累,即电荷存贮效应)
20
2)大的饱和电流
肖特基二极管是多子器件,而PN结二极管是少子器件,多子电流要比少子电流大的多, 即肖特基势垒二极管中的饱和电流远大于具有同样面积的PN结二极管的饱和电流。
3)低的正向电压降
26
4.8.2肖特基势垒箝位晶体管
由于肖特基势垒具有快速开关响应,因而可以把它和NPN晶体管的集电结
并联连接,以减小晶体管的存储时间,如左下电路图所示,当晶体管饱和,集电
结被正向偏置约为0.5V
C
C
E
B
B E
电路图
N+
N+
P
N N+ 集成结构
27
若肖特基二极管上的正向压降(一般为0.3V)低于晶体 管基极-集电极的开态电压,则大部分过量基极电流将流过 二极管,该二极管没有少数载流子存储效应,因此,与单独的 晶体管相比,合成器件肖特基势垒箝位晶体管的存储时间得 到了显著的降低。测得的存储时间可以低于1ns。肖特基势 垒箝位晶体管是按上图集成电路的形式实现的。铝在轻掺 杂的N型集电区上形成极好的肖特基势垒,同时在重掺杂的P 型基区上形成优良的欧姆接触.这两种接触可以只通过一步 金属化实现,不需要额外的工艺。
11
图4-4 被表面态箝位的费米能级
12
在大多数实用的肖特基势垒中,界面态在决定Φb的数值中处于 支配地位,势垒高度基本上与两个功函数差以及半导体中的掺 杂度无关。由实验观测到的势垒高度列于表4-1中。可以发现 大多数半导体的能量E0是在离开价带边Eg/3附近。在半导体中, 由于表面态密度无法预知,所以势垒高度是一个经验值。