当前位置：文档之家 › 计算机组成原理第五章中央处理器[二]

计算机组成原理第五章中央处理器[二]

  • 格式：ppt
  • 大小：861.50 KB
  • 文档页数：27

下载文档原格式

  / 27

合集下载

计算机组成原理教案(第五章)

计算机组成原理教案(第五章)

(1) I1: ADD R1，R2，R3 ； I2: SUB R4，R1，R5 ；
3.联合控制方式
此为同步控制和异步控制相结合的方式。 情况（1） 大部分操作序列安排在固定的机器周 期中，对某些 时间难以确定的操作则以执行部件的“回答”信号作为本次操 作的结束； 情况（2） 机器周期的节拍脉冲数固定，但是各条指令周期的 机器周期数不固定。
5.4 微程序控制器
5.4.1 微命令和微操作
控 制 字 段 判别测试字段
下地址字段
按照控制字段的编码方法不同，水平型微指令又分为三种：
I. 全水平型(不译法)微指令 II. 字段译码法水平型微指令 III. 直接和译码相混合的水平型微指令。
2.垂直型微指令
微指令中设置微操作码字段，采用微操作码编译法，由 微操作码规定微指令的功能 ，称为垂直型微指令。
下面举4条垂直型微指令的微指令格式加以说明。设微指 令字长为16位，微操作码3位。
(1)寄存器-寄存器传送型微指令 (2)运算控制型微指令
(3)访问主存微指令 (4)
3.水平型微指令与垂直型微指令的比较
(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微 指令则较差。
(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间 长。
5.8.3 流水线中的主要问题
流水过程中通常会出现以下三种相关冲突，使流水线断流。
1. 资源相关
资源相关是指多条指令进入流水线后在同一机器时钟周 期内争用同一个功能部件所发生的冲突。
2. 数据相关
在一个程序中，如果必须等前一条指令执行完毕后，才能 执行后一条指令，那么这两条指令就是数据相关的。
5.8 流水CPU
5.8.1 并行处理技术

计算机组成原理 第五章 中央处理器

计算机组成原理 第五章 中央处理器
6
主编 薛胜军教授
计算机组成原理
第五章 中央处理器
5）地址寄存器(AR，Address Register) 地址寄存器用来保存当前CPU所访问的内存单元的地 址。由于在内存和CPU之间存在着操作速度上的差别， 所以必须使用地址寄存器来保持地址信息，直到内存的 读／写操作完成为止。当CPU和内存进行信息交换，即 CPU向主存储器存／取数据时，或者CPU从主存中读出 指令时，都要使用地址寄存器和缓冲寄存器。同样若将 外围设备的设备地址作为像内存的地址单元那样来看待， 则当CPU和外围设备交换信息时可同样使用地址寄存器 和缓冲寄存器。地址寄存器的结构和缓冲寄存器、指令 寄存器一样，通常使用单纯的寄存器结构。信息的存入 一般采用电位—脉冲式，电位输入端对应数据信息位， 脉冲输入端对应控制信号，在控制信号作用下，瞬时地 将信息打入寄存器。
1）程序计数器(PC，Program Counter) 程序计数器(PC)就是能够具体指出下一条指令的地址的部件，又称作 指令计数器。在程序开始执行前，必须将它的起始地址，即程序的第一条 指令所在的内存单元地址(程序入口)送入PC，此时PC的内容即是从内存 提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容， 以便使其保持总是将要执行的下一条指令的地址。由于大多数指令都是按 顺序来执行的，所以修改的过程通常只是简单地对PC加1。但是，当遇到 转移指令时，后继指令的地址(即PC的内容)必须从指令寄存器中的地址字 段取得。在这种情况下，下一条从内存取出的指令将由转移指令来规定。
9
主编 薛胜军教授
计算机组成原理
第五章 中央处理器
4)状态标志寄存器 状态标志寄存器用来保存由算术指令和逻辑指令运行 或测试的结果而建立的各种条件码内容，如运算结果进位 标志(C)，运算结果溢出标志(V)，运算结果为零标志(Z)， 运算结果为负标志(N)，等等。这些标志位通常分别由1位 触发器保存。除此之外，状态标志寄存器还用来保存中断 和系统工作状态等信息，以便CPU和系统能及时了解机 器运行状态和程序运行状态。 运算器的主要作用是：

王道计组第五章中央处理器思维导图脑图

王道计组第五章中央处理器思维导图脑图
CU发出一个微命令，可完成对应微操作 一个节拍内可以并行完成多个“相容的”微操作 同一个微操作可能在不同指令的不同阶段被使用 不同指令的执行周期所需节拍数各不相同。为了简化设计，选择定长的机器周 期，以可能出现的最大节拍数为准（通常以访存所需节拍数作为参考） 若实际所需节拍数较少，可将微操作安排在机器周期末尾几个节拍上进行
处理取指周期、间址周期、中断周期的微指令序列通常是公用的。执行周期的微 指令序列各不相同
工作原理
取指周期的微指令序列固定从#0 开始存放。执行周期的微指令序列的存放根据指 令操作码确定
程序vs微程序﹔指令vs微指令;主存储器vs控制器存储器(CM);MAR vs CMAR;MDR vsCMDR;PCvs uPC;lR vs ulR
1.后一相关指令暂停一周期 2.资源重复配置：数据存储器+指令存储器
解决办法
1.结构因素（资源冲突）
数据相关指在一个程序中，存在必须等前一条指令执行完才能执行后一条指令的 情况，则这两条指令即为数据相关
1.把遇到数据相关的指令及其后续指令都暂停一至几个时钟周期，直到数据相关 问题消失后再继续执行。可分为硬件阻塞(stall)和软件插入“NOP”两种方法。
取指周期
将MAR所指主存中的内容经数据总线送入MDR，记做M(MAR)→MDR
将MDR中的内容（此时是指令）送入IR，记做：(MDR)→IR
CU发出控制信号，形成下一条指令地址，记做(PC)+1→PC
垂直型微指令
微指令的格式
优点：微指令短，简单，规整，便于编写微程序
缺点：微程序长，执行速度慢，工作效率低
在垂直型基础上增加一些不太复杂的并行操作 微指令较短，仍便于编写；微程序也不长，执行速度加快

计算机组成原理第6版(白中英)第5章中央处理器

计算机组成原理第6版(白中英)第5章中央处理器
11
5.2.1 指令周期的基本概念
也叫节拍脉冲或T周期，是计算机处理操作的基本时间单位。 在一个CPU周期内，要完成若干个微操作。这些微操作有的 可以同时执行，有的需要按先后次序串行执行。因而需要把 一个CPU周期分为若干个相等的时间段，每一个时间段称为 一个节拍脉冲或T周期。 时钟周期通常定义为机器主频的倒数。
10
5.2.1 指令周期的基本概念
CPU执行程序是一个“取指令—执行指令”的循环过程。
CPU从内存中取出一条指令，并执行这条指令的时间总和； 指令周期常用若干个CPU周期来表示。 又称机器周期，一般为从内存读取一条指令字的最短时间； 一个CPU周期可以完成CPU的一个基本操作。 一个CPU周期包含若干时钟周期。
3
3
5.1.2 CPU的基本组成
现代的CPU的组成
冯·诺依曼机的定义
• 运算器、控制器 、片内Cache；
控制器的主要功能
• 从内存中取出一条指令，并指出下条指令的存放位置；PC、IR
• 对指令进行译码，产生相应的操作控制信号；
ID、时序电路、操 作控制器
• 控制CPU、内存和输入/输出设备之间数据流动；
12
5.2.1 指令周期的基本概念
定长CPU周期的指令示意图：
单周期CPU：在一个时钟周期内完成从指令取出到得到结果的工作，
以最长指令为准，效率低，目前较少采用。
多周期CPU：将指令的执行分成多个阶段，每个阶段在一个时钟周期
内完成，因而时钟周期段，不同指令所用的周期数不同。以下仅讨论多周 期CPU。
求操作数 有效地址
14
5.2.1 指令周期的基本概念 一个简单的程序
地址 指令
说明
100

计算机组成原理 第五章中央处理器5.2

计算机组成原理 第五章中央处理器5.2


2 微地址的形成方法
例：微地址寄存器有6位(µA5-µA0)，当需要修 微地址寄存器有 位 ， 改其内容时，可通过某一位触发器的强置端S 改其内容时，可通过某一位触发器的强置端 将其置“ 。现有三种情况： 将其置“1”。现有三种情况： (1)执行“取指”微指令后，微程序按 的OP 执行“ 执行 取指”微指令后，微程序按IR的 字段(IR3-IR0)进行 路分支； 进行16路分支 字段 进行 路分支； (2)执行条件转移指令微程序时，按进位标志 执行条件转移指令微程序时， 执行条件转移指令微程序时 按进位标志C 的状态进行2路分支 路分支； 的状态进行 路分支； (3)执行控制台指令微程序时，按IR4，IR5的 执行控制台指令微程序时， 执行控制台指令微程序时 ， 的 状态进行4路分支 路分支。 状态进行 路分支。 请按多路转移方法设计微地址转移逻辑。 请按多路转移方法设计微地址转移逻辑。
3 微程序控制器原理框图
地址转移逻辑( 地址转移逻辑 微地址形成部件 ) 在一般情况下， 在一般情况下，微指令由控制存储器读出后直接 给出下一条微指令的地址，通常我们简称微地址 微地址， 给出下一条微指令的地址，通常我们简称微地址， 这个微地址信息就存放在微地址寄存器中。 这个微地址信息就存放在微地址寄存器中。如果 微程序不出现分支， 微程序不出现分支，那么下一条微指令的地址就 直接由微地址寄存器给出。当微程序出现分支时， 直接由微地址寄存器给出。当微程序出现分支时， 意味着微程序出现条件转移。在这种情况下， 意味着微程序出现条件转移。在这种情况下，通 过判别测试字段P和执行部件的 状态条件” 和执行部件的“ 过判别测试字段 和执行部件的“状态条件”反 馈信息，去修改微地址寄存器的内容， 馈信息，去修改微地址寄存器的内容，并按改好 的内容去读下一条微指令。 的内容去读下一条微指令。地址转移逻辑就承担 自动完成修改微地址的任务。 自动完成修改微地址的任务。

计算机组成原理第5章 中央处理器

计算机组成原理第5章 中央处理器

19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为：1）取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时，计算 机操作由一系列指令周期组成，每个周期执行一条 机器指令，而每个指令周期又由若干个机器周期组 成，一种通常的办法是分解成取指、取操作数、执 行和中断，只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的，每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同，因而每条指令和每个微操作所需的执行时 间也不相同，这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式，就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系，可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令，其功能不同，其指令周 期长短也就可以不同。在系统中，通常不为指令周 期设置时间标志信号，因而也不将其作为时序的一 级。时序信号通常划分为三级，即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号，各部件 按自身固有的速度工作，通过应答方式进行联络， 常见的应答信号有准备好（READY）或等待（ WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中，控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此， 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量，经组合逻 辑电路产生微命令序列；或形成相应的微程序地址， 通过执行微指令直接产生微命令序列。按照微命令 的产生方式，可将控制器分为组合逻辑控制器和微

西安电子科技大学_计算机组成原理第5章中央处理器_课件PPT


控制信号 指令译码 /控制器
F→IR
IR
总线B IR→B
设ALU的功能有： F = A + B (ADD)， F = A - B (SUB)， F = A + 1 (INC)， F = A - 1 (DEC)，
MAR F→MAR
ABUS
M
Read Write
DBUS
F→PC F→R0 F→R1
F→Rn-1
28
5了5条微指令I1～I5所发出的控制信号a～j。 设计微指令的控制字段，要求保持微指令本身的并 行性，需要最少的控制位数为______。
A. 6
B. 7
C. 8
D. 10
微指令
激活的控制信号
abcde f gh i j
I1 √
√√√
I2
√√
√√
I3
西安电子科技大学 计算机学院
计算机组成原理考研辅导
5 第 章 中央处理器
2021年9月3日 21:40:12
考研大纲
（一）CPU的功能和基本结构 （二）指令执行过程 （三）数据通路的功能和基本结构 （四）控制器的功能和工作原理
1. 硬布线控制器 2. 微程序控制器
微程序、微指令和微命令 微指令格式，微命令的编码方式 微地址的形成方式
水平型 垂直型 混合型
A1 A2 … An-1 An 判断测试字段 后续地址字段
操作控制
顺序控制
μOP 微操作码
Rd 目的地址
Rs 源地址
25
5.4 硬布线控制器和微程序控制器 二、微程序控制器 硬布线与微程序控制器的特点： 硬布线：速度快，不规整，修改及扩充困难 微程序：速度慢，规整，容易修改及扩充

《计算机组成原理》ch5 中央处理器


寄存器位数：
通常为CPU地址线位数
整理课件
18
(数据)地址寄存器AR
作用：
保存并提供稳定的存储器地址值
信息来源
程序计数器PC
存储器或其它寄存器
信息输出：
存储器地址（I／O）
寄存器位数：
通常为CPU地址线位整数理课件
19
数据缓冲寄存器DR
作用
缓冲ALU运算结果和通用寄存器信息传送 CPU与外部的信息传送中转，补偿CPU与外部
整理课件
2
Intel 8008
1972年4月，霍夫等人 开发出第一个8位微处理 器Intel 8008。8008采 用的是P沟道MOS微处理 器，属第一代微处理器。
整理课件
3
8080 第二代微处理器
1973年8月，霍夫等人研制出8位微处理器Intel 8080，以N沟道 MOS电路取代了P沟道，第二代微处理器就此诞生。
对各种操作实施时间上的定时 数据加工
对数据进行算术运算和逻辑运算
整理课件
11
CPU的组成
基本组成
➢ 运算器 ➢ 控制器
其它组成部分
➢ Cache ➢ 浮点处理器
整理课件
12
运算器
组成：
算术逻辑单元ALU
通用寄存器Rn 数据缓冲寄存器DR
状态条件寄存器PSW （程序状态字寄存器）
功能
33
LAD指令
指令性质
RS型指令 三个CPU周期
操作过程
取指令阶段 执行指令阶段
• 送操作数地址 • 存数
整理课件
34
LAD指令的执行周期
①②③④⑤ 操OC作发控出制操读命器作命令O命令，C令，将发，将出DBR将数控U中S地存制的上址命6数的号码令1数单0打6据0装元开1入中0I0数的R通装输存数用入出地1寄缓0三址0存冲态读寄器门出存R，到器将D1ABD，指RU；S原令上来中；R的直1中接的地数10

计算机组成原理课件—中央处理器


(3)CPU中的寄存器
a)用户可见寄存器 ①通用寄存器：可用来存放地址或数据 ②数据寄存器：用于保存数据，一般为通用寄存器，需在指令中明显地给出。 ③地址寄存器：用于保存地址。可以是通用寄存器，此时，需在指令中明显地给
出。也可以是专用寄存器，不需明显给出编号。如：段指针、变址器、基址 器、堆栈指针等。 ④标志(条件码)寄存器：部分可见。值由CPU硬件根据指令执行的结果设定，只 能以隐含方式读出其中的若干位，而不能被程序员(非管理程序)改变。 b)控制和状态寄存器(用户不可使用) ①程序计数器PC ②指令寄存器IR ③存储器地址寄存器MAR ④存储器缓冲(数据)寄存器MBR/MDR ⑤程序状态字寄存器PSWR ⑥其他寄存器：如，进程控制块指针、系统堆栈指针、页表指针等。
(8)微程序定序器的实现
• 有计数器法和下址字段法两种。
(9)中断源的种类：
A. 内中断：CPU内部在执行某条指令时发生 的异常
– 故障：指令执行时异常 – 陷阱：自愿访问管理程序 – 终止：硬件故障
B. 外中断：外设或它机通过中断请求线申请， 与执行指令无关
– 非屏蔽中断 – 可屏蔽中断
流水CPU
(4)指令执行过程
取指、译码、取数、运算、存结果、查中断
– 指令周期：取出并执行一条指令的时间，由若 干个机器周期组成
– 机器周期：完成一次总线操作访问一次主存或 I/O的时间，一个机器周期由多个时钟组成(现 代计算机大多数已经没有机器周期的概念，每 个指令周期直接由若干个时钟周期组成。)
– 时钟周期：CPU中用于操作控制信号同步的信 号。是CPU中最小的时间单位。
(1)CPU的主要功能
• 指令控制（程序的顺序控制） • 操作控制（一条指令有若干操作信号实现） • 时间控制（指令各个操作实施时间的定时） • 数据加工（算术运算和逻辑运Байду номын сангаас）

计算机组成原理 第五章 中央处理器


三、本章学习的对象：时序发生器、操作控制器
５.2 指令周期
要求：
在给定数据通路图和指令系统的前提下，画出 指令周期流程图
返回
讲解
一、教材P132图5.5：一个程序的执行过程
为什么指令在指令Cache中，操作数在数据Cache中？ Cache怎么访问？（按内容访问） 寄存器堆的访问：其逻辑符号见下见 注意Cache、通用寄存器、PC的取值，由OS设置而成 二、P132图5.5 MOV R0，R1的执行过程 执行完成时的状态：P133图5.6 用流程图来表示这条指令的周期 指令周期：取出一条指令并执行一条指令的时间 CPU周期（机器周期）：通常取从内存读一个指令字的 最短时间作为机器周期 一个指令周期包括多个机器周期 三、P135图5.8 LAD R1，6取指令周期完成时的状态 此指令的执行阶段需要2个机器周期
– 通用寄存器
– PSW：信息来源（1个）；信息去向（操作控制器）；保存由算术指令和逻辑指令 运算或测试结果建立的各种条件码，例如8086的PSW：进位标志（CF）、溢出标志 （OF），运算结果为0标志（ZF），运算结果为负标志（SF），是否允许外部中断 （IF）等。 – DR：信息来源（3个）；信息去向（1个）； – IR：功能；信息来源；信息去向 – PC：功能；信息去向 – AR：功能；信息去向
硬连线控制器设计实例
数据通路图见第4版课件107页，假设指令系统 有5条指令：CLA（累加器清0）、ADD X（将累加 器的值与X存储单元的值相加，结果放累加器）、 STA X（将累加器的值存到X单元）、JMP Y（跳转 到Y单元处的指令）、NOP（空操作）。设计硬连 线式的操作控制器。 画指令周期流程图：见第4版课件108页 写出每个指令周期所需的微命令，并将它们分配到 每个时钟周期中 列出微操作时间表 写出每个微命令的逻辑表达式 画操作控制器的电路图
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

2、
START
3、P.209 2、3题解答
(PC)→AR M→DR
PCo，G，ARi R/W*=R (RD M)
(取指部分略)
……..
(DR)→IR (PC)+1→ PC
DRo，G，IRi +1
(R3)→AR
DECODE
(R2)→AR (R1)→DR (DR)→M
R2o，G，ARi R1o，G，DRi
(PC)+1→ PC +1
(PC)+1→ PC
(R2)→ Y R2o，G，Yi (R0) →X R0o，G，Xi
(R0)+(R2)→R0
+，G，R0i
(R3) →Y (R1 )→X
(R3)-(R1) →R3
R3o，G，Yi
R1o，G，Xi -，G，R3i
图5.16 加法与减法指令周期流程图与微命令序列
DR R0 R1 R2 R3
IRo PCo
DRo
Y yi
图5.15 双总线结构机器的数据通路 B总线
试画出执行以下不同指令时的指令周期流程图，并列 出相应微操作控制信号序列。
(1)ADD R2，R0; (R0)+(R2)→R0 (2)SUB R1，R3; (R3)-(R1)→R3
IRi PCi ARi
P.209 2、3题
2、参见图5.15的数据通路。画出存数指令 “STA R1，(R2)”的指令周期流程图，其含义 是将寄存器R1的内容传送至(R2)为地址的主 存单元中。标出各微操作信号序列。
3、参见图5.15的数据通路。画出取数指令 “LDA (R3)，R0”的指令周期流程图，其含 义是将(R3)为地址的主存单元的内容取至寄 存器R0中，标出各微操作控制信号序列。
值部分.执行阶段的操作流程及相应的控制信号如下:
( R2) → AR 略
执 行
M→ DR
R/W=R
( MDR ) → R3
IRi PCi ARi
控
制 器
IR
PC AR
IRo PCo
R/W DRi
M
DR R0 R1 R2 R3
xi + _ X
DRo
Y yi
A总线
G
B总线
(4) MOV @R3,@R2 ((R2)) →(R3) 解:该指令取值阶段操作流程及相应的控制信号同(1)的取
值部分.执行阶段的操作流程及相应的控制信号如下:
( R2) → AR M→ DR
( R3 ) → AR
DR→ M
IRi PCi ARi
控
制 器
IR
PC AR
IRo PCo
R/W DRi
M
DR R0 R1 R2 R3
xi + _ X
DRo
ห้องสมุดไป่ตู้
Y yi
A总线
G
B总线
例:在上例给出的条件下,写出完成下述四条双 字长指令的操作流程及相应的控制信号.
字母表示，字母加下标in表示该部件的接收控制信号，实
际上就是该部件的输入开门信号(如PCin)；字母加下标
out表示该部件的发送控制信号，实际上就是该部件的输
出开门信号(如PCout)。未标注字符的线为直通线，不受
控制。
A总线
IRi PCi ARi
R/W DRi
xi + _
X
G
CU IR PC AR M
控 制 IR PC AR 器
IRo PCo
R/W DRi
M
DR R0 R1 R2 R3
xi + _ X
DRo
Y yi
A总线
G
图5.15 双总线结构机器的数据通路 B总线
( PC ) → AR PCo，G，ARi (PC )→ AR
取 M→ DR R/W=R
M → DR
指 (DR)→ IR DRo，G，IRi (DR) →IR
指令格式如下,其中Xd和Rd分别为目的操作数 和源操作数的寻址方式特征位.
8
2
2
OP
Xd
Rd
2
2
Xs
Rs
目的
源
解:
取 指
( PC ) → AR M→ DR (DR)→ IR
(PC)+1→ PC
PCo，G，ARi 四条单字长指令的取
R/W=R
指操作流程及相应控 制信号见左图.
DRo，G，IRi 指令MOV R1,R0;(R0) →R1
的操作流程及相应控制信号
+1
如下:
(R0)→ R1 R0o,G,R1i
IRi PCi ARi
控
制 器
IR
PC AR
IRo PCo
R/W DRi
M
DR R0 R1 R2 R3
xi + _ X
DRo
Y yi
A总线
G
B总线
(2) MOV @R1,R0 (R0) →(R1)
解:该指令取值阶段操作流程及相应的控制信号同(1)的取 值部分.执行阶段的操作流程及相应的控制信号如下:
(1) MOV R0,#N
N →R0
(2) MOV @R1,#N N →(R1)
(3) MOV R2,N
(N) →R2
(4) MOV R3,@N ((N)) →R3
指令格式如下,其中Xd和Rd分别为目的操作数 和源操作数的寻址方式特征位.
8
2
2
OP
Xd
Rd
2
2
Xs
Rs
N
解: 对于双字长指令，完成 取指令操作要访问两次存 储器,其操作流程及相应的 控制信号如右所示。
取 (1) MOV R0,#N ; N →R0 指 指令执行阶段的操作流程 图如下:
(MDR)→ R0 MDRo,G,R0i
( PC ) → AR M→ DR (DR)→ IR
(PC)+1→ PC ( PC ) → AR
M→ DR (PC)+1→ PC
5.2.8 指令的微操作序列
控制器在实现一条指令功能时，总要将每条 指令分解为一系列时间上有先后次序的最基 本、最简单的微操作，即微操作序列。
微操作序列是与CPU的内部数据通路密切 相关的，相同的指令在不同的数据通路(如 专用数据通路结构、总线结构) 中有不同的 微操作序列。
假设某机数据通路如图5.15所示。规定各部件用大写
M→DR (DR)→R0
例:在上例给出的条件下,写出完成下述四条单 字长指令的操作流程及相应的控制信号.
(1) MOV R1,R0
(R0) →R1
(2) MOV @R1,R0 (R0) →(R1)
(3) MOV R3,@R2 ((R2)) →R3
(4) MOV @R3,@R2 ((R2)) → (R3)
( R1 ) → AR
执
略
行
( R0 ) → DR
( MDR ) → M R/W=W
IRi PCi ARi
控
制 器
IR
PC AR
IRo PCo
R/W DRi
M
DR R0 R1 R2 R3
xi + _ X
DRo
Y yi
A总线
G
B总线
(3) MOV R3,@R2 ((R2)) →R3
解:该指令取值阶段操作流程及相应的控制信号同(1)的取