数字电路及逻辑实验指导

数字电路及逻辑实验讲稿2011年3月3日概述《数字电路及逻辑》实验采用由Altera公司的CycloneIII系列的EP3C16Q240C8N FPGA 器件组成的CH-4实验平台。

采用该系统和软件QuartusII进行设计，可极大地提高数字电路的设计效率。

1．1传统的电路设计方法：1、纸上设计电路图。

2、在实验板上焊接元件。

3、利用万用表、示波器等检测设备对电路进行测试。

4、修改方案、修改图纸、重新焊接元件和测试，直到正确为止。

5、制作电路板，再经测试确定后，投入生产。

从上述过程来看，麻烦、不易修改、设计效率低。

1．2 EDA设计技术现代电子设计技术的核心是EDA（E lectronic Design Automation 电子设计自动化）技术。

EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL （Hardware Description Language)为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、逻辑简化、逻辑综合、逻辑优化及逻辑仿真，直至实现既定的电子线路系统功能。

我们使用的工具软件是Max+plusII软件，该软件可实现如下功能：1、设计输入（图形输入、文本输入、波形输入）。

2、功能编辑。

3、功能模拟（功能仿真）。

4、平面规划。

5、时序模拟（时序仿真）。

6、晶片规划。

1、3图形输入及实验的步骤1、点击桌面图标QuartusII9.1或开始菜单程序的QuartusII9.1程序项。

2、设备选择：CH-4实验平台使用的是Altera公司的CycloneIII系列的EP3C16Q240C8N FPGA器件，选择即可。

3、电路输入（图形方式）（1）新建工程：File>Project>Name>输入工程名>ok。

（2）新建文件：File>New>选择Graphic Editor File>ok。

（3）保存文件名：File>Save As>ok,出现图形编辑画面。

（4）电路输入：右击Block1.bdf空白处，选择“Insert”->symbol弹出symbol 对话框，选择相应元件符号。

（5）电路连接：使用窗口左侧的绘图工具连接电路。

（6）管角命名：鼠标移动到管角名称处>点击鼠标右键>Edit pin name>输入管角名>ok。

（7）存储检查：Processing>Start Compilation。

如果有错，按4、5、6步修改。

4、工程设计。

5、编译设计文件。

6、仿真设计文件。

7、编程下载设计文件：在CH-4数字实验平台上验证电路功能。

实验一一位半加器的设计一、实验内容将两个一位二进制变量a、b相加，输出本位和s及进位c的逻辑电路。

二、设计方法利用真值表法，写出最简与或逻辑表达式s = a’b+ab’=a⊕b c =ab逻辑符号名：xor---异或门; and2---两输入与门。

三、实验步骤1、设计输入在桌面上用鼠标左键双击图标，进入QuartusII9.12、建立新工程方法1：在Getting Started With QuartusII Software窗体中鼠标左键单击Greate a New Project 按钮。

方法2：在QuartusII下选择File→New Project Wizard…进入New Project Wizard引导界面，提示工程向导可完成创建一个新工程和对其进行初步的设置，包括：工程名和路径；顶层设计实体名；工程文件和库；目标器件家族和器件；EDA工具设置等进入New Project Wizard引导界面，鼠标左键单击Next>，提示输入工程工作路径、工程名、顶层设计实体名。

按Next>,如果没有建立工程工作路径，提示用户按”是(Y)”按钮创建D:\test\Fadd路径。

工程工作路径创建后，提示用户添加设计文件，也可以以后添加，点击Next>选择使用的FPGA或CPLD器件，CH-4实验平台使用的是Altera公司的CycloneIII系列的EP3C16Q240C8N FPGA器件，选择即可。

点击Next>进入界面，提示选择第三方的EDA工具，如ModelSim、Synplify Pro等。

这里不选，采用QuartusII进行综合、仿真。

按Next>进入界面，显示设计摘要，点击Finish完成新工程建立。

3、添加新文件：方法一：用Verilog文件实现建立工程后，在QuartusII9.1中选择File->new.选择V erilog HDL File按OK.将出现文本编辑界面verilog1.v，输入Verilog HDL源程序，选择File->save并将其保存为：Fadd.v。

一位半加器的Verilog HDL源程序Fadd.v如下module Fadd(a,b,s,c); // 端口变量声明input a,b; // 端口I/O定义output s,c;wire a,b,s,c;assign s=!a&&b||a&&!b; //变量赋值assign c=a&&b;endmodule方法二：图形法输入设计建立工程后，在QuartusII9.1中选择File->new.选择Block Diagram/Schematic File按OK.将出现图形编辑界面Block1.bdf，按一位半加器电路原理图输入。

右击Block1.bdf空白处，选择“Insert”->symbol弹出symbol对话框，选择相应元件符号。

Input元件在：Primitives->pin->pin->选择input 放置在Block1.bdf即可。

output元件在：Primitives->pin->pin->选择output放置在Block1.bdf即可xor元件在：Primitives->logic->选择xor放置在Block1.bdf即可and2元件在：Primitives->logic-> 选择and2放置在Block1.bdf即可点击pin_name为元件改名。

选择File->save并将其保存为：Fadd.bdf。

4、工程配置：配置不用器件管脚：选择Assignments->Device，选择De vice and options…出现界面。

选择Unused Pins标签，将Reserve all unused pins:设置为As input tri-stated，设置完按“确定”即可。

5、编译设计文件执行QuartusII主窗口“Processing”菜单的“start compile”命令，或是直接用鼠标单击“开始编译”快捷按键进行编译。

编译过程包括分析与综合、适配、编程和时序分析4个环节。

6、仿真设计文件仿真一般需要经过建立波形文件、输入信号节点、设置波形参量、编辑输入信号、波形文件存盘、运行仿真器和分析仿真波形等过程。

1)建立仿真文件：执行Quartus II主窗口“File”菜单的“new”命令，在弹出编辑文本类型对话框选择Vector Waveform File按OK.进入QuartusII波形编辑方式。

接下来选择File->save将其保存为：Fadd.vwf.2)输入信号节点在波形编辑方式下，执行”Edit”菜单下的“Insert Node or Bus..”命令，或右击空白区域选择：Insert->Insert Node or Bus…。

将进入Insert Node or Bus界面点击Node Finder...。

进入Node Finder界面，选择Customize..选项，设置Filter:为pins：all,OK即可。

再单击List选项卡在nodes Foun（节点建立）框中将列出该设计工程的全部信号节点，若在仿真中需要观察全部信号波形，则单击按钮;若在仿真中需要观察部分信号的波形，则首先用鼠标左键将信号名点黑选中，然后单击窗口中间的“>”按钮，选中的信号即进入到窗口右边的selected Nodes（被选择的节点）框中。

结点被选择完毕后按OK回到Insert Node or Bus界面按OK即可。

3)编辑输入信号根据一位半加器的真值表为输入信号a，b建立测试电平。

下面对输入管脚进行配置数据，对a输入数据，选择一段区域右击选择Value->arbitrary value，选择二进制Binary类型，输入数据1按OK，选是，此时将出显a的那段区域值为1，然后分别对其它区域及管脚的值进行设置。

编辑波形如下：4)运行仿真器下面进行仿真设置：选择Processing->simulator Tool选择simulation mode：选择Functional功能仿真，再选择“Generate Functional Simuation Netlist”选项，接下面单击“Start”按钮，将出显simulator was successful确定。

接下来选择Processing->start simulation或进行仿真，仿真结束点击report将出现如下仿真波形：7、编程下载设计文件引脚锁定：确定一位半加器的输入/输出口与目标芯片引脚的连接关系。

表7-1 一位半加器与目标芯片引脚的连接关系表选择：Assignments->Assignment Editor，单击new选择管脚，配置完后。

赋值编辑操作结束后，存盘并再次编译，完成设计电路的引脚锁定，并将引脚信息编入程下载文件Fadd.sof中。

8、下载设计文件在QuartusII软件界面上执行TOOL->programmer或用鼠标左键直接单击命令按钮，，将弹出设置编程方式窗口。

在此窗口首先选择“Hardware setup”(硬件设置)按钮，选择usb-blaster编程方式，勾选program/configure。

完成上述操作后，执行“Processing”的“Start”命令，或者用鼠标左键直接单击“start”按钮，实现设计电路到目标芯片的编程下载。

实验二表决电路的设计一、实验内容试设计三人表决系统，当a、b、c三人中多数人同意（同意为“1”）时，系统输出f=1，否则f=0。

二、设计方法建立真植表，利用公式法或卡诺图法写出最简与或逻辑表达式f (a,b,c)=Σm(3,5,6,7)=bc+ac+ab逻辑符号名：and2---两输入与门; or3---三输入或门。

三、实验步骤1、设计输入在桌面上用鼠标左键双击图标，进入QuartusII9.12、建立新工程方法1：在Getting Started With QuartusII Software窗体中鼠标左键单击Greate a New Project 按钮。