EDA考试复习题目全集A

格式：doc
大小：892.96 KB
文档页数：18

《EDA技术与项目训练》选择题1. 一个项目的输入输出端口是定义在 A 。

A. 实体中B. 结构体中C. 任何位置D. 进程体2. 描述项目具有逻辑功能的是 B 。

A. 实体B. 结构体C. 配置D. 进程3. 关键字ARCHITECTURE定义的是 A 。

A. 结构体B. 进程C. 实体D. 配置4. MAXPLUSII中编译VHDL源程序时要求 C 。

A.文件名和实体可不同名B.文件名和实体名无关C. 文件名和实体名要相同D. 不确定5. 1987标准的VHDL语言对大小写是 D 。

A. 敏感的B. 只能用小写C. 只能用大写D. 不敏感6. 关于1987标准的VHDL语言中，标识符描述正确的是 A 。

A. 必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以7. 关于1987标准的VHDL语言中，标识符描述正确的是 B 。

A. 下划线可以连用B. 下划线不能连用C. 不能使用下划线D. 可以使用任何字符8. 符合1987VHDL标准的标识符是 A 。

A. A_2B. A+2C. 2AD. 229. 符合1987VHDL标准的标识符是 A 。

A. a_2_3B. a_____2C. 2_2_aD. 2a10. 不符合1987VHDL标准的标识符是 C 。

A. a_1_inB. a_in_2C. 2_aD. asd_111. 不符合1987VHDL标准的标识符是 D 。

A. a2b2B. a1b1C. ad12D. %5012. VHDL语言中变量定义的位置是 D 。

A. 实体中中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置13. VHDL语言中信号定义的位置是 D 。

A. 实体中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置14. 变量是局部量可以写在 B 。

A. 实体中B. 进程中C. 线粒体D. 种子体中15. 变量和信号的描述正确的是 A 。

A. 变量赋值号是:=B. 信号赋值号是:=C. 变量赋值号是<=D. 二者没有区别16. 变量和信号的描述正确的是 B 。

A. 变量可以带出进程B. 信号可以带出进程C. 信号不能带出进程D. 二者没有区别17. 关于VHDL数据类型，正确的是 D 。

A. 数据类型不同不能进行运算B. 数据类型相同才能进行运算C. 数据类型相同或相符就可以运算D. 运算与数据类型无关18. 下面数据中属于实数的是 A 。

A. 4.2B. 3C. ‘1’D. “11011”19. 下面数据中属于位矢量的是 D 。

A. 4.2B. 3C. ‘1’D. “11011”20. 关于VHDL数据类型，正确的是。

A. 用户不能定义子类型B. 用户可以定义子类型C. 用户可以定义任何类型的数据D. 前面三个答案都是错误的21. 可以不必声明而直接引用的数据类型是 C 。

A. STD_LOGICB. STD_LOGIC_VECTORC. BITD. 前面三个答案都是错误的22. STD_LOGIG_1164中定义的高阻是字符 D 。

A. XB. xC. zD. Z23. STD_LOGIG_1164中字符H定义的是 A 。

A. 弱信号1B. 弱信号0C. 没有这个定义D. 初始值24. 使用STD_LOGIG_1164使用的数据类型时 B 。

A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D. 必须在结构体中声明25. 关于转化函数正确的说法是。

A. 任何数据类型都可以通过转化函数相互转化B. 只有特定类型的数据类型可以转化C. 任何数据类型都不能转化D. 前面说法都是错误的26. VHDL运算符优先级的说法正确的是 C 。

A. 逻辑运算的优先级最高B. 关系运算的优先级最高C. 逻辑运算的优先级最低D. 关系运算的优先级最低27. VHDL运算符优先级的说法正确的是 A 。

A. NOT的优先级最高B. AND和NOT属于同一个优先级C. NOT的优先级最低D. 前面的说法都是错误的28. VHDL运算符优先级的说法正确的是 D 。

A. 括号不能改变优先级B. 不能使用括号C. 括号的优先级最低D. 括号可以改变优先级29. 如果a=1,b=0，则逻辑表达式（a AND b）OR（NOT b AND a）的值是 B 。

A. 0B. 1C. 2D. 不确定30. 关于关系运算符的说法正确的是。

A. 不能进行关系运算B. 关系运算和数据类型无关C. 关系运算数据类型要相同D. 前面的说法都错误31. 转换函数TO_BITVECTOR(A)的功能是。

A. 将STDLOGIC_VECTOR转换为BIT_VECTORB. 将REAL转换为BIT_VECTORC. 将TIME转换为BIT_VECTORD. 前面的说法都错误32. VHDL中顺序语句放置位置说法正确的是。

A.可以放在进程语句中B. 可以放在子程序中C. 不能放在任意位置D. 前面的说法都正确33. 不属于顺序语句的是 B 。

A. IF语句B. LOOP语句C. PROCESS语句D. CASE语句34. 正确给变量X赋值的语句是 B 。

A. X<=A+B;B. X:=A+b;C. X=A+B;D. 前面的都不正确35. EDA的中文含义是 A 。

A. 电子设计自动化B. 计算机辅助计算C. 计算机辅助教学D. 计算机辅助制造36. 可编程逻辑器件的英文简称是。

A. FPGA B. PLA C. PAL D. PLD37. 现场可编程门阵列的英文简称是。

A. FPGA B. PLA C. PAL D. PLD38. 基于下面技术的PLD器件中允许编程次数最多的是。

A. FLASHB. EEROMC. SRAMD. PROM39. 在EDA中，ISP的中文含义是。

A. 网络供应商B. 在系统编程C. 没有特定意义D. 使用编程器烧写PLD芯片40. 在EDA中，IP的中文含义是。

A. 网络供应商B. 在系统编程C. 没有特定意义D. 知识产权核41. EPF10K20TC144-4具有多少个管脚 A 。

A. 144个B. 84个C. 15个D. 不确定42. EPF10K20TC144-X器件，如果X的值越小表示。

A. 器件的工作频率越小B. 器件的管脚越少C. 器件的延时越小D. 器件的功耗越小43. 如果a=1,b=1，则逻辑表达式（a XOR b）OR（NOT b AND a）的值是 A 。

A. 0B. 1C. 2D. 不确定44. 执行下列语句后Q的值等于 B 。

……SIGNAL E: STD_LOGIC_VECTOR (2 TO 5);SIGNAL Q: STD_LOGIC_VECTOR (9 DOWNTO 2);……E<=(2=>’1’, 4=>’0’, OTHERS=>’1’);Q<=(2=>E (2), 4=>E (3), 5=>’1’, 7=>E (5), OTHERS=>E (4));……A．“11011011” B. “00101101” C. “11011001” D. “00101100”45. VHDL文本编辑中编译时出现如下的报错信息Error: VHDL syntax error: signal declaration must have ‘；’，but found begin instead. 其错误原因是 A 。

A. 信号声明缺少分号。

B. 错将设计文件存入了根目录，并将其设定成工程。

C. 设计文件的文件名与实体名不一致。

D. 程序中缺少关键词。

46. VHDL文本编辑中编译时出现如下的报错信息Error: VHDL syntax error: choice value length must match selector expression value length 其错误原因是 A 。

A. 表达式宽度不匹配。

B. 错将设计文件存入了根目录，并将其设定成工程。

C. 设计文件的文件名与实体名不一致。

D. 程序中缺少关键词。

47. MAX+PLUSII的设计文件不能直接保存在 B 。

A．硬盘 B. 根目录 C. 文件夹 D. 工程目录48. MAXPLUSII是哪个公司的软件 A 。

A. ALTERAB. A TMELC. LATTICED. XILINX49. MAXPLUSII不支持的输入方式是 D 。

A. 文本输入B. 原理图输入C. 波形输入D. 矢量输入50. MAXPLUSII中原理图的后缀是 B 。

A. DOCB. GDFC. BMPD. JIF51. 在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。

D 。

A.idata <= “00001111”;B.idata <= b”0000_1111”;C.idata <= X”AB”D. idata <= B”21”;52. 在VHDL语言中，下列对时钟边沿检测描述中，错误的是 D 。

A.if clk’event and clk = ‘1’ thenB.if falling_edge(clk) thenC.if clk’event and clk = ‘0’ thenD.if clk’stable and not clk = ‘1’ then53. 下面对利用原理图输入设计方法进行数字电路系统设计的描述中，那一种说法是不正确的。

A.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B.原理图输入设计方法一般是一种自底向上的设计方法；C.原理图输入设计方法无法对电路进行功能描述；D.原理图输入设计方法也可进行层次化设计。

54. 在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0 to 127，下面哪个赋值语句是正确的。

C 。

A.idata := 32;B.idata <= 16#A0#;C.idata <= 16#7#E1;D.idata := B#1010#;55. 下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程： A 。

A.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试B.原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试；C.原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试；D.原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试56. 在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正确的是。

2014-2015第一学期EDA技术上机考试试题A卷

南昌大学2014-2015年EDA技术上机测试卷A说明 1、建议每做完一部分立刻保存文件。

2、软件可能出现异常,如不能添加元件库或元件不能旋转等,此时应先保存文件,然后关闭软件再重新打开,一般都能消除异常。

一、电路如图所示,试画出它的原理图,并按要求设计电路板。

要求:1、新建文件夹,不要放在C 盘。

文件夹名称为: 学号+姓名然后在该文件下新建设计数据库(姓名+学号.ddb)。

2、新建原理图文件,文件名字为学号.sch。

1) 原理图纸张类型和标题栏的设置：原理图纸为B 号,无标题栏。

2) 按下图画出原理图,一定要保证原理图的正确。

并给元件填上封装、编号等其它属性。

3）网络标号uo 的字体:Times New Roman,字形:斜体,大小:18。

元件属性设置见下表：注：U1-U3可在操作界面中查找元件对话框中找到，其他都在默认元件库中。

3、画好图后1)进行ERC 2）做元件表 3）做网络表4PCB 文件1）使用向导建立矩形双面板①板框尺寸为，宽5000mil，高3000mil，只保留尺寸线标注②采用插针式元件③镀铜过孔④焊盘之间允许走一根铜膜线。

2）设计规则一般铜膜线走线宽度20 mil，地线的铜膜线宽度为40mil。

3）人工布置元件，自动布线。

二、评分标准参考如下1、设计数据库文件的命名及存储路径--------------（2）分2、原理图--------------------------------------（40）分3、 ERC 检查------------------------------------（8）分4、元件表--------------------------------------（10）分5、网络表--------------------------------------（10）分6、 PCB-----------------------------------------（30）分。

eda期末考试复习题

eda期末考试复习题EDA期末考试复习题一、选择题（每题2分，共20分）1. EDA（Electronic Design Automation）是指：A. 电子设计自动化B. 电子数据交换C. 电子文档自动化D. 电子设备自动化2. 在EDA工具中，用于设计和仿真数字逻辑电路的软件是：A. MATLABB. VHDLC. SPICED. AutoCAD3. 下列哪个不是硬件描述语言（HDL）？A. VerilogB. VHDLC. C++D. SystemVerilog4. FPGA（Field-Programmable Gate Array）是一种：A. 可编程逻辑器件B. 微处理器C. 存储器D. 网络设备5. 在VHDL中，以下哪个关键字用于定义实体？A. entityB. architectureC. processD. package6. 以下哪个是模拟电路设计中常用的EDA工具？A. Quartus IIB. ModelSimC. CadenceD. Xilinx ISE7. 以下哪个不是数字电路设计中的基本逻辑门？A. ANDB. ORC. NOTD. XOR8. 在VHDL中，以下哪个是并行赋值语句？A. ifB. caseC. loopD. when9. 在EDA设计流程中，仿真验证的目的是：A. 检查电路是否能正常工作B. 检查电路的物理尺寸C. 检查电路的功耗D. 检查电路的散热性能10. 以下哪个不是EDA设计流程中的步骤？A. 电路设计B. 仿真验证C. 版图设计D. 电路测试二、填空题（每空2分，共20分）11. 在VHDL中，用于定义端口的关键字是________。

12. FPGA的编程方式包括________和________。

13. 一个完整的EDA设计流程通常包括________、________、________、________和________。

14. 在数字电路设计中，________是一种用于描述电路行为的建模方式。

EDA考试题目及答案

EDA考试题目及答案一、单项选择题（每题2分，共10题）1. EDA技术中，用于描述数字电路的硬件描述语言是：A. VHDLB. VerilogC. C语言D. Python答案：A2. 在VHDL中，用于定义信号的关键字是：A. variableB. constantC. signalD. type答案：C3. 下列哪个不是Verilog中的测试平台（testbench）组件？A. initial块B. always块C. moduleD. function答案：D4. 在EDA设计中，用于模拟电路行为的软件工具是：A. 仿真器B. 编译器C. 综合器D. 布局器答案：A5. 以下哪个选项不是EDA工具的主要功能？A. 电路设计B. 电路仿真C. 电路测试D. 电路维修答案：D6. 在VHDL中，用于实现组合逻辑的构造块是：A. processB. if语句C. case语句D. all of the above答案：D7. Verilog中，用于描述时序逻辑的关键字是：A. alwaysB. initialC. moduleD. assign答案：A8. 在EDA设计流程中，电路综合通常发生在哪个阶段之后？A. 电路设计B. 电路仿真C. 电路测试D. 电路验证答案：B9. 下列哪个不是VHDL中的并发语句？A. ifB. caseC. loopD. procedure答案：D10. 在Verilog中，用于描述模块间连接的关键字是：A. inputB. outputC. wireD. module答案：C二、多项选择题（每题3分，共5题）1. EDA技术可以应用于以下哪些领域？A. 集成电路设计B. 软件工程C. 电子系统设计D. 机械工程答案：A, C2. VHDL中的哪些构造可以用来描述时序逻辑？A. processB. ifC. whileD. after答案：A, D3. 在Verilog中，哪些关键字用于定义模块的端口？A. inputB. outputC. inoutD. module答案：A, B, C4. EDA工具在设计流程中可以提供哪些辅助功能？A. 设计验证B. 设计优化C. 设计转换D. 设计维护答案：A, B, C5. 在EDA设计中，哪些因素会影响电路的性能？A. 电路复杂度B. 电源电压C. 温度变化D. 材料特性答案：A, B, C, D三、简答题（每题5分，共2题）1. 描述一下在EDA设计中，为什么需要进行电路仿真？答案：在EDA设计中，电路仿真是为了在实际制造电路之前，通过软件模拟电路的行为和性能。

EDA考试复习题目全集(1)

《 EDA技术与项目训练》选择题1. 一个项目的输入输出端口是定义在 A 。