(完整版)EDA期末考试题1

eda期末考试复习题EDA期末考试复习题一、选择题（每题2分，共20分）1. EDA（Electronic Design Automation）是指：A. 电子设计自动化B. 电子数据交换C. 电子文档自动化D. 电子设备自动化2. 在EDA工具中，用于设计和仿真数字逻辑电路的软件是：A. MATLABB. VHDLC. SPICED. AutoCAD3. 下列哪个不是硬件描述语言（HDL）？A. VerilogB. VHDLC. C++D. SystemVerilog4. FPGA（Field-Programmable Gate Array）是一种：A. 可编程逻辑器件B. 微处理器C. 存储器D. 网络设备5. 在VHDL中，以下哪个关键字用于定义实体？A. entityB. architectureC. processD. package6. 以下哪个是模拟电路设计中常用的EDA工具？A. Quartus IIB. ModelSimC. CadenceD. Xilinx ISE7. 以下哪个不是数字电路设计中的基本逻辑门？A. ANDB. ORC. NOTD. XOR8. 在VHDL中，以下哪个是并行赋值语句？A. ifB. caseC. loopD. when9. 在EDA设计流程中，仿真验证的目的是：A. 检查电路是否能正常工作B. 检查电路的物理尺寸C. 检查电路的功耗D. 检查电路的散热性能10. 以下哪个不是EDA设计流程中的步骤？A. 电路设计B. 仿真验证C. 版图设计D. 电路测试二、填空题（每空2分，共20分）11. 在VHDL中，用于定义端口的关键字是________。

12. FPGA的编程方式包括________和________。

13. 一个完整的EDA设计流程通常包括________、________、________、________和________。

14. 在数字电路设计中，________是一种用于描述电路行为的建模方式。

eda期末考试试题及答案EDA期末考试试题及答案一、选择题（每题2分，共20分）1. EDA（电子设计自动化）主要应用于以下哪个领域？A. 机械设计B. 建筑设计C. 电子电路设计D. 软件开发答案：C2. 在EDA软件中，以下哪个不是常见的设计流程？A. 原理图设计B. 电路仿真C. 手动布线D. 封装设计答案：C3. 下列哪个不是EDA工具的组成部分？A. 原理图编辑器B. PCB布局工具C. 3D建模软件D. 仿真分析工具答案：C4. 在EDA设计中，PCB指的是什么？A. 印刷电路板B. 个人计算机C. 程序控制板D. 功率控制板答案：A5. 以下哪个是EDA设计中常用的文件格式？A. .txtB. .pdfC. .schD. .jpg答案：C...（此处省略其他选择题）二、简答题（每题10分，共30分）1. 简述EDA设计流程的主要步骤。

答案：EDA设计流程通常包括原理图设计、电路仿真、PCB布局、布线、封装设计、测试与验证等步骤。

2. 解释什么是PCB布线，并说明其重要性。

答案：PCB布线是指在印刷电路板上将电子元件的引脚通过导电路径连接起来的过程。

布线的重要性在于它直接影响电路的性能、可靠性和生产成本。

3. 描述电路仿真在EDA设计中的作用。

答案：电路仿真在EDA设计中用于模拟电路在不同条件下的行为，帮助设计者预测电路的性能，优化设计，并在实际制造之前发现潜在的问题。

三、计算题（每题15分，共30分）1. 给定一个简单的RC电路，计算其时间常数τ。

答案：时间常数τ是电容C和电阻R的乘积，即τ = R * C。

2. 假设一个电路的输入信号频率为1kHz，计算其周期T。

答案：周期T是频率f的倒数，即T = 1/f = 1/1000Hz = 1ms。

四、设计题（20分）设计一个简单的放大器电路，并使用EDA工具绘制其原理图。

答案：（此处应有原理图，但无法提供图像，故省略）五、论述题（20分）论述在现代电子设计中，EDA工具的重要性及其对设计流程的影响。

《 EDA技术与项目训练》选择题1. 一个项目的输入输出端口是定义在 A 。

A. 实体中B. 结构体中C. 任何位置D. 进程体2. 描述项目具有逻辑功能的是 B 。

A. 实体B. 结构体C. 配置D. 进程3. 关键字ARCHITECTURE定义的是A。

A. 结构体B. 进程C. 实体D. 配置4. MAXPLUSII中编译VHDL源程序时要求 C 。

A.文件名和实体可不同名B.文件名和实体名无关C. 文件名和实体名要相同D. 不确定5. 1987标准的VHDL语言对大小写是 D 。

A. 敏感的B. 只能用小写C. 只能用大写D. 不敏感6. 关于1987标准的VHDL语言中，标识符描述正确的是 A 。

A. 必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以7. 关于1987标准的VHDL语言中，标识符描述正确的是 B 。

A. 下划线可以连用B. 下划线不能连用C. 不能使用下划线D. 可以使用任何字符8. 符合1987VHDL标准的标识符是 A 。

A. A_2B. A+2C. 2AD. 229. 符合1987VHDL标准的标识符是 A 。

A. a_2_3B. a_____2C. 2_2_aD. 2a10. 不符合1987VHDL标准的标识符是 C 。

A. a_1_inB. a_in_2C. 2_aD. asd_111. 不符合1987VHDL标准的标识符是 D 。

A. a2b2B. a1b1C. ad12D. %5012. VHDL语言中变量定义的位置是 D 。

A. 实体中中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置13. VHDL语言中信号定义的位置是 D 。

A. 实体中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置14. 变量是局部量可以写在 B 。

A. 实体中B. 进程中C. 线粒体D. 种子体中15. 变量和信号的描述正确的是 A 。

精品文档一、单项选择题（30分）9．嵌套使用IF语句，其综合结果可实现 A 。

A．带优先级且条件相与的逻辑电路1．以下描述错误的是 C B．条件相或的逻辑电路C．三态控制电路是A．QuartusIIAltera提供的FPGA/CPLD集成开发环境D．双向控制电路10．在VHDLAlteraB．是世界上最大的可编程逻辑器件供应商之一语言中，下列对时钟边沿检测描述中，错误的是 D 。

A．if clk'event and clk = ‘1' then B．if falling_edge(clk) then 前一代C．MAX+plusII是AlteraFPGA/CPLD集成开发环境QuartusII的更C．if clk'event and clk = ‘0' then 新换代新产品D．if clk'stable and not clk = ‘1' then11．下列那个流程是正确的基于．DQuartusII完全支持VHDL、Verilog的设计流程EDA软件的FPGA / CPLD设计流程 BA．原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试开发工具中的专用综合器的是2．以下工具中属于FPGA/CPLD BB．原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试C ．Active HDL D．QuartusII Leonardo Spectrum ．AModelSim B．C．原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试；．3以下器件中属于Xilinx 公司生产的是 C/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试D．BMAX系列器件．原理图A．ispLSI系列器件）语句的语句结构及语法规则语言中，下列对进程（PROCESS系列器件C．XC9500系列器件D．FLEX 12．在VHDL 。

A 的描述中，正确的是以下关于信号和变量的描述中错误的是4． B为一无限循环语句；敏感信号发生更新时启动进程，执行完．．信号是描述硬件系统的基本数据对象，它的性质类似于连接线PROCESSAA ．信号的定义范围是结构体、进程B 成后，等待下一次进程启动C．除了没有方向说明以外，信号与实体的端口概念是一致的B．敏感信号参数表中，应列出进程中使用的所有输入信号CD．在进程中不能将变量列入敏感信号列表中．进程由说明部分、结构体部分、和敏感信号参数表三部分组成D．当前进程中声明的变量也可用于其他进程以下关于状态机的描述中正确的是5． BB MooreA．型状态机其输出是当前状态和所有输入的函数13．下列语句中，不属于并行语句的是语句B．CASE 型的输出变化要领先一个时钟周期型状态机相比，．与BMooreMealy A．进程语句…语句…ELSE D．WHEN ．元件例化语句MealyC．型状态机其输出是当前状态的函数 C设计现行工作VHDL语言共支持四种常用库，其中哪种库是用户的14．以上都不对D ．VHDL B 下列标识符中，．库是不合法的标识符。

附带：一.问答题1信号赋值语句在什么情况下作为并行语句？在什么情况下作顺序语句？信号赋值和变量赋值符号分别是什么？两种赋值符号有什么区别？•信号赋值语句在进程外作并行语句，并发执行，与语旬所处的位逢无关。

信号赋值语何在进程内或了程序内做顺序语何，按顺序执行，与语句所处的位置冇关。

•信号赋值符号为“<=”变量赋值用“：二”。

信号赋值符号用于信号赋值动作，不立即生效。

变疑，赋值符号用于变量赋值动作，立即生效。

2进程的敏感信号表指的是什么？简述敏感信号表在进程中的作用？•进程的“敏感信号表”也称做感表, 是进程的激活条件，可山一个或多个信号组成，各信号间以“，”号分隔。

当敏感信号表中的任一个信号有事件发生，即发生任意变化，此时，进程被激活，进程中的语句将从上到下逐句执行一遍，当最后一条语何执行完毕Z后,进程即进入等待挂起状态，直到下一次敏感表中的信号有事件发生，进程再次被激活，如此循环往复。

3什么是库、程序包、子程序、过程调用和函数调用？•库和程序包用來描述和保存元件、类型说明和子程序等，以便在其它设计中通过其目录可査询、调用。

子程序由过程和两数组成。

在子程序调用过程屮，过程能返回多个变量，函数只能返回一个变量。

若子程序调用的是一个过程，就称为过程调用，若子程序调用的是一个函数，则称为函数调用。

过程调用、两数调用都是子程序调川。

改错题1.已知sei 为STD LOGTC VECTOR (1 DOWNTO 0) 类型的信号,而a、b、c、d、q均为STD_LOGIC 类型的信号，请判断下面给出的CASE语句程序片段：•CASE sei IS•WHEN “00” =>q<=a；•WHEN “01”=>q<=b；•WHEN "10”=>q<=c：•WHEN “11”=>q<=d；•END CASE；•答案：CASE语句缺“WHEN OTHERS”语句。

eda技术实用教程期末考试题及答案一、选择题（每题2分，共20分）1. EDA技术中，FPGA代表的是（）。

A. 现场可编程逻辑阵列B. 现场可编程门阵列C. 现场可编程逻辑器件D. 现场可编程门器件答案：B2. 在EDA技术中，VHDL是一种（）。

A. 硬件描述语言B. 软件描述语言C. 系统描述语言D. 网络描述语言答案：A3. 下列哪个不是EDA工具的主要功能（）。

A. 逻辑综合B. 电路仿真C. 代码编译D. 布局布线答案：C4. 在VHDL中，下列哪个关键字用于定义并行语句（）。

A. ifB. beginC. loopD. process答案：B5. 在EDA技术中，用于测试和验证数字电路的EDA工具是（）。

A. 逻辑综合工具B. 电路仿真工具C. 布局布线工具D. 测试生成工具答案：B6. 下列哪个不是FPGA的配置方式（）。

A. 在系统可编程B. 串行配置C. 并行配置D. 网络配置答案：D7. 在VHDL中，用于定义信号的关键字是（）。

B. constantC. signalD. type答案：C8. 在EDA技术中，用于描述数字电路行为的模型是（）。

A. 结构模型B. 数据流模型C. 行为模型D. 混合模型答案：C9. 在VHDL中，下列哪个关键字用于定义过程（）。

A. procedureB. functionD. entity答案：C10. 在EDA技术中，用于优化电路性能的EDA工具是（）。

A. 逻辑综合工具B. 电路仿真工具C. 布局布线工具D. 测试生成工具答案：C二、填空题（每题2分，共20分）1. EDA技术中的“EDA”代表的是______、______和______。

答案：电子设计自动化2. VHDL中的并发语句包括______、______、______和______。

答案：信号赋值、条件信号赋值、选择信号赋值、元件实例化3. 在FPGA设计中，______是用于存储配置数据的非易失性存储器。

密 封 线 内 不 得 答题班级 学号姓名赣 南 师 范 学 院2010—2011学年第一学期期末考试试卷（A 卷）（闭卷）年级 2008 专业 电子科学与技术 （本）课程名称 EDA 技术基础2、学生答题前将密封线外的内容填写清楚，答题不得超出密封线；3、答题请用蓝、黑钢笔或圆珠笔。

一、单项选择题（30分，每题2分） 1．以下关于适配描述错误的是 BA ．适配器的功能是将综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件B ．适配所选定的目标器件可以不属于原综合器指定的目标器件系列C ．适配完成后可以利用适配所产生的仿真文件作精确的时序仿真D ．通常，EDAL 软件中的综合器可由专业的第三方EDA 公司提供，而适配器则需由FPGA/CPLD 供应商提供2．VHDL 语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述 D 。

A ．器件外部特性B ．器件的综合约束C ．器件外部特性与内部功能D ．器件的内部功能 3．下列标识符中， B 是不合法的标识符。

A ．State0B ．9moonC ．Not_Ack_0D ．signall 4．以下工具中属于FPGA/CPLD 集成化开发工具的是 DA ．ModelSimB ．Synplify ProC ．MATLABD ．QuartusII5．进程中的变量赋值语句，其变量更新是 A 。

A ．立即完成B ．按顺序完成C ．在进程的最后完成D ．都不对 6．以下关于CASE 语句描述中错误的是 AA ．CASE 语句执行中可以不必选中所列条件名的一条B ．除非所有条件句的选择值能完整覆盖CASE 语句中表达式的取值，否则最末一个条件句的选择必须加上最后一句“WHEN OTHERS=><顺序语句>”C ．CASE 语句中的选择值只能出现一次D ． WHEN 条件句中的选择值或标识符所代表的值必须在表达式的取值范围7．以下哪个程序包是数字系统设计中最重要最常用的程序包 B A ．STD_LOGIC_ARITHB ．STD_LOGIC_1164C ．STD_LOGIC_UNSIGNEDD ．STD_LOGIC_SIGNED 8．基于EDA 软件的FPGA / CPLD 设计流程为：原理图/HDL 文本输入→ A →综合→适配→时序仿真→编程下载→硬件测试。

一．填空题1.术语CPLD表示什么意思？（a)（a）复杂可编程逻辑器件；（b）组合可编程逻辑器件;(c)组合可编程局部器件.2.术语FPGA表示（b）．（a）正规的可编程门阵列；(b）现场可编程门阵列；（c）有限可编程门阵列。

3.术语HDL代表(a）（a)硬件描述语言; （b）美元崇拜者；（c）硬件开发语言; (d)高级设计语言。

4.关于自上而下的EDA设计，选择所有正确的说法.（abcdef)（a）可做到更好的资源分配；（b)使得每一个小的功能模块可以被单独仿真；(c)加速仿真；(d)使器件的行为建模更容易；（e）导致一个低功耗的设计;（f）可在设计组的各成员之间有效地分割一个设计项目5。

测试的10／10规则是（C )。

（a）应该每10天测试10次。

(b)对于设计的每个10%的部分应该进行10次测试.（c)测试电路的规模不应超过整个电路规模的10%，而且设计和调试测试电路所占用的时间不应超过设计和调试原电路所用时间的10%.6.术语“功能仿真"的含义是(a)（a）仿真一个设计的功能如何,而不关心其定时;（b）仿真一个设计的功能等效性；（c)仿真设计所代表的精确功能；（d）仿真一个设计的功能和时间特性。

7。

VHDL程序输入方法主要有（原理图输入法）,（文本输入法）和(参数化宏功能块LPM设计法）8.下列说法正确的是(a，c）（a）进程的启动必须有敏感信号;（b)进程语句process 必须有敏感信号列表；（c)进程可以用wait语句启动；（d）进程中的语句顺序颠倒一下不会改变所描述电路的功能．9.VHDL用于综合的数据类型主要有（标量)型、复合型和子类型，其中第一种类型包括所有的简单类型如（整数型）、(实数型）、(枚举型)等．10。

VHDL中的数据对象有（信号)、(变量）、(常量）三种,端口属于（信号)。

11。

下列有关时钟上升沿触发的描述正确的是(a,d,e）。

(a）clock'event and clock=’1’；（b）not clock’stable and clock=’0’;（c）clock'event; （d）clock’event and（clock'last_lalue=’0');(e）rising_edge（clock).12。

《EDA》期末试卷一、选择题（每小题3分，共30分）1、在下图中，F0的逻辑关系为：A．A0⊕A1 B.A0⊙A1 C.A0·A1 D.A0·A12、在VHDL中，用语句()表示clock的下降沿。

A.clock='1'B.clock'EVENT AND clock='1'C.clock='0'D.clock'EVENT AND clock='0'3、如果p1=’1’，p2=’1’,则执行z <= a WHEN p1 = '1' ELSE b WHEN p2 = '1' ELSE c ;之后z 的值为：A.aB.bC.cD.不确定4、进程中的信号赋值语句，其信号更新是：A．按顺序完成 B.比变量更快完成 C.在进程最后完成 D.都不对5、不完整的IF语句，其综合结果可实现：A.时序逻辑电路B.组合逻辑电路C.双向电路D.三态控制电路6、reg的数据类型为std_logic_vector(7 downto 0),初值为FF，执行reg(0)<=’0’;reg(7 downto 1)<=reg(6 downto 0);之后，reg的值为：A．FF B.FE C.FC D.FD7、在VHDL中()不能将信息带出对它定义的当前进程。

A. 信号B. 常量C. 数据D. 变量8、执行下列语句后Q的值等于:……SIGNAL E: STD_LOGIC_VECTOR (2 TO 5);SIGNAL Q: STD_LOGIC_VECTOR (9 DOWNTO 2);……E<=(2=>’1’, 4=>’1’, OTHERS=>’0’);Q<=(2=>E (2), 4=>E (3), 5=>’1’, 7=>E (5), OTHERS=>E (4));……A.”11011011”B.”00110100”C.”11011001”D.”00101100”9、在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。

第1页（共5页）班级 学号 姓名密 封 线 内 不 得 答 题一、单项选择题（30分，每题2分） 1．以下关于适配描述错误的是 BA ．适配器的功能是将综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件B ．适配所选定的目标器件可以不属于原综合器指定的目标器件系列C ．适配完成后可以利用适配所产生的仿真文件作精确的时序仿真D ．通常，EDAL 软件中的综合器可由专业的第三方EDA 公司提供，而适配器则需由FPGA/CPLD 供应商提供2．VHDL 语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述 D 。

A ．器件外部特性B ．器件的综合约束C ．器件外部特性与内部功能D ．器件的内部功能 3．下列标识符中， B 是不合法的标识符。

A ．State0B ．9moonC ．Not_Ack_0D ．signall4．以下工具中属于FPGA/CPLD 集成化开发工具的是 DA ．ModelSimB ．Synplify ProC ．MA TLABD ．QuartusII 5．进程中的变量赋值语句，其变量更新是 A 。

A ．立即完成B ．按顺序完成C ．在进程的最后完成D ．都不对6．以下关于CASE 语句描述中错误的是 AA ．CASE 语句执行中可以不必选中所列条件名的一条B ．除非所有条件句的选择值能完整覆盖CASE 语句中表达式的取值，否则最末一个条件句的选择必须加上最后一句“WHEN OTHERS=><顺序语句>”C ．CASE 语句中的选择值只能出现一次D ． WHEN 条件句中的选择值或标识符所代表的值必须在表达式的取值范围7．以下哪个程序包是数字系统设计中最重要最常用的程序包 B A ．STD_LOGIC_ARITH B ．STD_LOGIC_1164C ．STD_LOGIC_UNSIGNEDD ．STD_LOGIC_SIGNED8．基于EDA 软件的FPGA / CPLD 设计流程为：原理图/HDL 文本输入→ A →综合→适配→时序仿真→编程下载→硬件测试。

eda期末考试题目及答案一、选择题（每题2分，共20分）1. EDA（电子设计自动化）的主要功能是什么？A. 电路设计B. 电路仿真C. 电路测试D. 所有以上选项2. 在EDA中，HDL指的是什么？A. 高级设计语言B. 硬件描述语言C. 硬件开发语言D. 硬件描述逻辑3. 下列哪个不是EDA工具的主要组成部分？A. 原理图编辑器B. 仿真器C. 编译器D. 汇编器4. 在EDA中，FPGA代表什么？A. 现场可编程门阵列B. 固定可编程门阵列C. 功能可编程门阵列D. 快速可编程门阵列5. 以下哪个是EDA设计流程中的必要步骤？A. 原理图绘制B. 电路板布局C. 焊接D. 电路测试二、填空题（每空2分，共20分）6. 常见的EDA软件有______、______和______。

答案：Cadence, Altium Designer, Mentor Graphics7. 在EDA中，______是一种用于设计和验证数字电路的图形化编程语言。

答案：VHDL8. EDA工具可以帮助工程师进行______和______。

答案：设计优化，性能分析9. 与ASIC相比，FPGA的优点是______和______。

答案：灵活性高，开发周期短10. 在EDA设计中，布局和布线是实现______的关键步骤。

答案：电路板物理结构三、简答题（每题10分，共30分）11. 简述EDA在现代电子设计中的重要性。

答案：EDA在现代电子设计中的重要性体现在它能够提高设计效率，降低成本，缩短产品上市时间，同时提高设计的可靠性和可维护性。

12. 解释什么是仿真，并说明在EDA设计流程中仿真的作用。

答案：仿真是一种模拟实际电路在不同条件下行为的技术。

在EDA 设计流程中，仿真用于验证设计的正确性，预测电路的性能，以及发现潜在的问题，从而在实际制造之前进行必要的修改。

13. 描述FPGA与ASIC在应用上的主要区别。

答案：FPGA是一种可编程的硬件，可以在设计完成后重新配置，适用于需要快速原型开发和灵活设计调整的场景。

三、改错；找到5处错误并改正（10分）LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ；ENTITY CNT4 ISPORT ( CLK ：IN STD_LOGIC ;Q ：OUT STD_LOGIC_VECTOR(3 DOWNTO 0））END ；ARCHITECTURE bhv OF CNT ISSIGNAL Q1 : STD_LOGIC_VECTOR（3 DOWNTO 0）；BEGINPROCESS （CLK）BEGINIF CLK'EVENT AND CLK THENQ1 〈= Q1 + 1 ;END PROCESS ；Q 〈= Q1 ；END bhv;四、设计,要求写出完整的vhdl代码。

(65分）1、16位硬件加法器，要求有进位输入和进位输出。

（15分）2、七段数码管译码显示电路设计(数码管共阳极接法）（12分)要求输入BCD码，输出驱动数码管显示0到93、十进制加法计数器，要求有复位功能。

(13分）4、上升沿触发的D触发器，要求用三种方式描述,实体可只写一个。

（15分）B ： IN STD_LOGIC_VECTOR（15 DOWNTO 0) ；S ： OUT STD_LOGIC_VECTOR(15 DOWNTO 0) ；COUT ： OUT STD_LOGIC )；END ADDER4B ;ARCHITECTURE behav OF ADDER16 ISSIGNAL SINT : STD_LOGIC_VECTOR(16 DOWNTO 0）；SIGNAL AA,BB ： STD_LOGIC_VECTOR（16 DOWNTO 0） ; BEGINAA〈='0'&A ；BB<=’0'＆B ;SINT <= AA + BB + CIN ；S <= SINT(15 DOWNTO 0）；COUT <= SINT（16）；END behav ；实体正确7分，能完成加法5分,进位正确3分2、七段数码管译码显示电路设计（数码管共阳极接法）（12分）要求输入BCD码，输出驱动数码管显示0到9LIBRARY IEEE ；USE IEEE.STD_LOGIC_1164。

第一部分：填空题1.一般把EDA技术的发展分为CAD、CAE和EDA三个阶段，并向着ESDA方向发展。

2.EDA技术在应用设计领域主要包含哪四个方面的内容（1）HDL （2）PLD（3）EDA工具软件（4）EDA开发系统。

3．EDA技术的基本特征（1）自顶向下的设计方法；（2）采用硬件描述语言；（3）高层综合和优化；（4）并行工程；（5）开放性和标准化。

4．当前最流行的并成为IEEE标准的硬件描语言是V HDL和Verilog-HDL。

5．什么是PLD？答： PLD，Programmable-Logic-Device，即可编程逻辑器件。

是一种具有内建结构、由用户编程以实现某种逻辑功能的新型逻辑器件。

6．SPLD的基本结构框图是什么？7．一般CPLD器件至少包含可编程逻辑宏单元，可编程I/O单元和可编程内部连线3种基本结构。

一般FPGA器件至少包含可编程逻辑功能块/CLB、IOB/可编程I/O块和PI/可编程内部互连三类可编程资源。

8．用PROM完成半加器/全加器的示意图。

9．使用方框图示意出采用硬件描述语言设计硬件电路进行由上而下的设计的三个层次为：10．可编程逻辑器件的发展趋势在哪5个方面（1）向更大规模、更高集成度的片上系统方向发展（2）向低电压、低功耗的绿色器件方向发展（3）向更高速可预测延时的方向发展（4）向在PLD内嵌入多种功能模块的方向发展（5）向模数混合可编程的方向发展11．目前，在PLD器件制造与生产领域的三大公司为Altera、Xilinx和Lattice 12．FPGA的发明者是Xilinx公司；ISP编程技术的发明者是Lattice公司。

13、目前常见的可编程逻辑器件的编程和配置工艺包括基于E2PROM/Flash技术、基于SRAM查找表的编程单元和基于反熔丝编程单元。

14、基于EPROM、E2PROM和快闪存储（flash）器件的可编程器件，在系统断电后编程信息不丢失15、采用SRAM结构的的可编程器件，在系统断电后编程信息丢失16、V erilog-HDL于1983年推出，是在C语言的基础上演化而来的。

EDA技术期末试卷（含答案）班级学号姓名密封线内不得答题⼀、单项选择题（30分） 1．以下描述错误的是 CA ．QuartusII 是Altera 提供的FPGA/CPLD 集成开发环境B ．Altera 是世界上最⼤的可编程逻辑器件供应商之⼀C ．MAX+plusII 是Altera 前⼀代FPGA/CPLD 集成开发环境QuartusII 的更新换代新产品D ．QuartusII 完全⽀持VHDL 、Verilog 的设计流程2．以下⼯具中属于FPGA/CPLD 开发⼯具中的专⽤综合器的是 BA ．ModelSimB ．Leonardo SpectrumC ．Active HDLD ．QuartusII 3．以下器件中属于Xilinx 公司⽣产的是 CA ．ispLSI 系列器件B ．MAX 系列器件C ．XC9500系列器件D ．FLEX 系列器件 4．以下关于信号和变量的描述中错误的是 BA ．信号是描述硬件系统的基本数据对象，它的性质类似于连接线B ．信号的定义范围是结构体、进程C ．除了没有⽅向说明以外，信号与实体的端⼝概念是⼀致的D ．在进程中不能将变量列⼊敏感信号列表中 5．以下关于状态机的描述中正确的是 BA ．Moore 型状态机其输出是当前状态和所有输⼊的函数B ．与Moore 型状态机相⽐，Mealy 型的输出变化要领先⼀个时钟周期C ．Mealy 型状态机其输出是当前状态的函数D ．以上都不对6．下列标识符中， B 是不合法的标识符。

A ．PP0B ．ENDC ．Not_AckD ．sig7．⼤规模可编程器件主要有FPGA 、CPLD 两类，下列对CPLD 结构与⼯作原理的描述中，正确的是 C 。

A ．CPLD 即是现场可编程逻辑器件的英⽂简称B ．CPLD 是基于查找表结构的可编程逻辑器件C ．早期的CPLD 是从GAL 的结构扩展⽽来D ．在Altera 公司⽣产的器件中，FLEX10K 系列属CPLD 结构8．综合是EDA 设计流程的关键步骤，在下⾯对综合的描述中， D 是错误的。

华侨大学本科考试卷2015 —2016 学年第一学期（开卷 A）参考答案学院信息学院课程名称电子设计与自动化考试日期姓名专业学号题号一二三四五总分得分一、基本概念与基本知识（各3分，共30分，直接将答案写在试卷上）错1个扣1分1、写出下列缩写的英文含义：a. EDA：电子设计自动化；b. SOC：片上系统；c.FSM：有限状态机。

2、EDA设计开发流程主要包括设计输入、综合、适配（布局布线）和仿真等步骤。

3、IP指知识产权核，可分为软IP、硬IP和固IP。

4、面向FPGA的EDA工具大致可以分为设计输入编辑器、 HDL综合器、仿真器、适配器（布局布线器）以及下载器等五个模块。

5、硬件描述语言是EDA技术的重要组成部分，目前常用的HDL主要有 VHDL 、 Verilog 、 System C 、和 System Verilog 。

6、VHDL定义了逻辑操作符、关系操作符、算术操作符和省略赋值操作符四种运算操作符。

7、VHDL的信号(SIGNAL)是一种数值的容器，不仅可以容纳当前值，也可以保留历史值。

8、VHDL的顺序语句只能出现进程、函数和过程中，是按源文件书写的的顺序自上而下、一条一条地执行。

9、速度优化中常用的技术有流水线设计和关键路径法。

10、用VHDL语言设计的状态机，从信号输出方式上分，有 Moore型状态机和 Mealy 型状态机；从描述结构上分，有单进程状态机和多进程状态机；二、VHDL基础知识（各10分，共20分）1、下列VHDL程序段描述了一个上升沿触发的10进制加法计数器，仔细阅读找出程序中存在五处错误，并进行改正。

1 LIBRARY IEEE;2 USE IEEE.STD_LOGIC_1164.ALL;34 ENTITY CNT10 IS5 PORT ( CLK : IN STD_LOGIC ;6 Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0););7 END CNT10;8 ARCHITECTURE bhv OF CNT10 IS9 VARIABLE Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0);10 BEGIN11 PROCESS (CLK) BEGIN12 IF CLK’EVENT AND CLK=’0’ BEGIN13 IF Q1 < 9 THEN14 Q1 <= Q1 + 1 ;15 ELSE16 Q1 <= (OTHERS => '0');17 END IF;18 END IF;19 END PROCESS;20 Q <= Q1;21 END bhv;各2分答：程序订正修改如下第3行：增加“USE IEEE.STD_LOGIC_UNSIGED.ALL;”语句第6行：删除其中一个错误的“；”，改为“Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0));”第9行：Q1应定义为信号量，其中“VARIABLE”改为“SIGNAL”第12行：因为是上升沿触发，其中“CLK=’0’”改为“CLK=’1’”第12行：行末尾“BEGIN”改为“THEN”2、阅读下列VHDL程序段，画出相应的原理图（RTL级）,并简要说明电路功能。

eda期末考试试卷EDA期末考试试卷一、选择题（每题2分，共20分）1. EDA是指：A. 电子设计自动化B. 电子数据交换C. 电子文档分析D. 电子设备应用2. 在EDA工具中，用于绘制电路原理图的软件通常被称为：A. PCB DesignerB. Schematic CaptureC. Logic SimulatorD. Layout Editor3. 下列哪个不是数字逻辑门的基本类型：A. ANDB. ORC. NOTD. XOR4. 以下哪个是EDA工具中用于模拟电路行为的软件：A. VHDLB. VerilogC. RTL SimulatorD. PCB Router5. 在设计一个数字电路时，以下哪项不是设计流程的一部分：A. 需求分析B. 原理图绘制C. 电路板设计D. 手工焊接6. FPGA代表：A. 现场可编程门阵列B. 固定门阵列C. 通用门阵列D. 专用集成电路7. 在VHDL或Verilog中，以下哪个关键字用于定义一个过程：A. processB. moduleC. functionD. package8. 以下哪个是EDA工具中用于生成电路板布局的软件：A. Schematic CaptureB. Layout EditorC. PCB DesignerD. Logic Simulator9. 在数字电路设计中，同步设计和异步设计的主要区别在于：A. 使用的逻辑门类型B. 电路的复杂性C. 时钟信号的使用D. 电路的功耗10. 下列哪个不是常用的PCB设计软件：A. Altium DesignerB. EagleC. KiCadD. MATLAB二、简答题（每题10分，共30分）1. 简述EDA工具在电子设计过程中的作用和重要性。

2. 解释什么是信号完整性，并讨论它在高速电路设计中的重要性。

3. 描述一个典型的数字电路设计流程，并解释每个步骤的目的。

三、计算题（每题15分，共30分）1. 给定一个简单的数字逻辑电路，包含两个输入A和B，一个输出Y。

eda期末考试题及答案EDA期末考试题及答案一、选择题（每题2分，共20分）1. EDA代表的是：A. 电子设计自动化B. 电子数据交换C. 电子文档管理D. 电子设备分析答案：A2. 在EDA中，HDL指的是：A. 高级硬件描述语言B. 硬件描述语言C. 硬件设计语言D. 硬件开发语言答案：B3. 下列哪个不是EDA工具的常见功能？A. 仿真B. 布局C. 布线D. 编程答案：D4. FPGA代表的是：A. 现场可编程门阵列B. 固定可编程门阵列C. 功能可编程门阵列D. 快速可编程门阵列答案：A5. VHDL是一种：A. 编程语言B. 硬件描述语言C. 数据库语言D. 操作系统答案：B6. 以下哪个是EDA软件的典型应用？A. 网页设计B. 游戏开发C. 电子电路设计D. 办公自动化答案：C7. 在EDA设计流程中，综合是指：A. 将设计从逻辑级别转换为门级别B. 将设计从门级别转换为晶体管级别C. 将设计从晶体管级别转换为物理布局D. 将设计从物理布局转换为最终产品答案：A8. 下列哪个是EDA设计中的错误？A. 功能错误B. 语法错误C. 布局错误D. 所有选项都是答案：D9. 以下哪个不是EDA设计中的测试类型？A. 功能测试B. 性能测试C. 压力测试D. 代码测试答案：D10. 在EDA中，后仿真分析是指：A. 在仿真之前进行的分析B. 在仿真之后进行的分析C. 在仿真过程中进行的分析D. 不进行任何分析答案：B二、简答题（每题10分，共30分）1. 请简述EDA在电子设计中的重要性。

答案：EDA（电子设计自动化）是现代电子设计不可或缺的工具，它允许设计师使用软件工具来设计和验证电子系统，从而提高设计效率，减少错误，加快产品上市时间，并且可以设计出更复杂、更高性能的电子系统。

2. 描述一下在EDA设计流程中，仿真的作用是什么？答案：在EDA设计流程中，仿真是一个关键步骤，它允许设计师在实际制造电路之前验证设计的功能和性能。

一、单项选择题（30分）9．嵌套使用IF语句，其综合结果可实现 A 。

A．带优先级且条件相与的逻辑电路1．以下描述错误的是 C B．条件相或的逻辑电路C．三态控制电路A．QuartusII是Altera提供的FPGA/CPLD集成开发环境D．双向控制电路10．在VHDLB．Altera是世界上最大的可编程逻辑器件供应商之一语言中，下列对时钟边沿检测描述中，错误的是 D 。

A．if clk'event and clk = ‘1' then B．if falling_edge(clk) then MAX+plusIIC．是Altera前一代FPGA/CPLD集成开发环境QuartusII的更C．if clk'event and clk = ‘0' then 新换代新产品D．if clk'stable and not clk = ‘1' then11．下列那个流程是正确的基于VerilogD．QuartusII完全支持VHDL、的设计流程EDA软件的FPGA / CPLD设计流程 BA．原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试．2以下工具中属于FPGA/CPLD开发工具中的专用综合器的是 BB．原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试．Leonardo Spectrum C．Active HDL DQuartusII ModelSim A．B．C．原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试；以下器件中属于3．Xilinx 公司生产的是 C/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试DMAXB．系列器件．原理图．AispLSI系列器件）语句的语句结构及语法规则语言中，下列对进程（PROCESS D ．CXC9500系列器件．FLEX系列器件12．在VHDL 。

A 的描述中，正确的是4．以下关于信号和变量的描述中错误的是 B为一无限循环语句；敏感信号发生更新时启动进程，执行完．．信号是描述硬件系统的基本数据对象，它的性质类似于连接线A PROCESSA B．信号的定义范围是结构体、进程成后，等待下一次进程启动BC．除了没有方向说明以外，信号与实体的端口概念是一致的．敏感信号参数表中，应列出进程中使用的所有输入信号CD．在进程中不能将变量列入敏感信号列表中．进程由说明部分、结构体部分、和敏感信号参数表三部分组成 D B ．5以下关于状态机的描述中正确的是．当前进程中声明的变量也可用于其他进程 B 型状态机其输出是当前状态和所有输入的函数A．Moore 13．下列语句中，不属于并行语句的是语句B．CASE MooreB．与型状态机相比，Mealy型的输出变化要领先一个时钟周期A．进程语句…语句…ELSE D．WHEN ．元件例化语句型状态机其输出是当前状态的函数．CMealy C设计现行工作VHDL语言共支持四种常用库，其中哪种库是用户的D．以上都不对14．VHDL 下列标识符中， B 库是不合法的标识符。