去耦电容摆放

去耦电容接法哎呀，说起去耦电容接法，这事儿可真是让我头疼又好笑。

记得那是一个阳光明媚的下午，我正坐在电脑前，准备给我的宝贝电脑升级一下。

我在网上看了不少教程，心里想着，这事儿应该挺简单，不就是把电容接上嘛。

首先，我得找到那个小小的去耦电容。

这东西，别看它小，作用可大着呢。

它能帮我的电路稳定电压，减少噪声，就像给电路吃了颗定心丸。

我翻箱倒柜，终于在一个角落里找到了它，小小的，黑黑的，像个不起眼的小石头。

接下来，我得把它接到电路板上。

我拿起了电烙铁，这东西可烫手，我得小心点。

我先给电烙铁加热，然后小心翼翼地把焊锡丝放在电烙铁上，看着它慢慢融化，变成闪亮的液体。

我深吸一口气，告诉自己，别紧张，就像给电路板做美容一样。

我把电容的一端焊到了电路板上，然后开始焊接另一端。

这时，我发现电容的两个脚好像有点歪，这可不行，得调整一下。

我轻轻用镊子夹住电容的脚，小心翼翼地调整了一下位置，然后再次焊接。

这次，焊点漂亮多了，像小山丘一样，圆润又饱满。

我看着这个小小的电容，心里想，这玩意儿可真重要。

它虽然不起眼，但要是没有它，我的电路板可能就会像没吃饱饭的孩子，总是闹脾气。

现在好了，它稳稳地坐在电路板上，就像个忠诚的守护者。

最后，我测试了一下电路板，一切正常，去耦电容接法成功了！我看着电脑屏幕上的“Hello World”，心里有种说不出的满足感。

这小小的电容，就像是生活中的小确幸，虽然简单，但却能带来大大的幸福感。

所以，你看，去耦电容接法，听起来挺技术，其实也挺有趣的。

就像生活中的小事，看似不起眼，却能带来意想不到的惊喜。

下次你看到电路板上的小电容，别忘了，它可是个了不起的小英雄呢。

一步步实现DDR布线在近几年的硬件产品开发中，作者总结出了一套DDR布线方法，具有高度的可行性，于是作者再次编写一份这样的文章，除了讲述DDR布线规则，还想讲述一下布线过程，采用作者的布线过程可以少走很多弯路。

本文即将讲到的所有方法，无线时代（Beamsky）都经过实际检验。

DDR布线通常是一款硬件产品设计中的一个重要的环节，也正是因为其重要性，网络上也有大把的人在探讨DDR布线规则，有很多同行故弄玄虚，把DDR布线说得很难，我在这里要反其道而行之，讲一讲DDR布线最简规则与过程。

如果不是特别说明，每个步骤中的方法同时适用于DDR1，DDR2和DDR3。

PCB设计软件以Cadence Allgro 16.3为例。

第一步，确定拓补结构（仅在多片DDR芯片时有用）首先要确定DDR的拓补结构，一句话，DDR1/2采用星形结构，DDR3采用菊花链结构。

拓补结构只影响地址线的走线方式，不影响数据线。

以下是示意图。

星形拓补就是地址线走到两片DDR中间再向两片DDR分别走线，菊花链就是用地址线把两片DDR“串起来”，就像羊肉串，每个DDR都是羊肉串上的一块肉，哈哈，开个玩笑。

第二步，元器件摆放确定了DDR的拓补结构，就可以进行元器件的摆放，有以下几个原则需要遵守：原则一，考虑拓补结构，仔细查看CPU地址线的位置，使得地址线有利于相应的拓补结构原则二，地址线上的匹配电阻靠近CPU原则三，数据线上的匹配电阻靠近DDR原则四，将DDR芯片摆放并旋转，使得DDR数据线尽量短，也就是，DDR芯片的数据引脚靠近CPU原则五，如果有VTT端接电阻，将其摆放在地址线可以走到的最远的位置。

一般来说，DDR2不需要VTT端接电阻，只有少数CPU需要；DDR3都需要VTT端接电阻。

原则六，DDR芯片的去耦电容放在靠近DDR芯片相应的引脚以下是DDR2的元器件摆放示意图（未包括去耦电容），可以很容易看出，地址线可以走到两颗芯片中间然后向两边分，很容易实现星形拓补，同时，数据线会很短。

电容的去耦半径计算电容去耦的一个重要问题是电容的去耦半径。

大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个摆放距离问题。

确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。

如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去耦的作用。

理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。

当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。

信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。

同样，电容的补偿电流到达扰动区也需要一个延迟。

因此必然造成噪声源和电容补偿电流之间的相位上的不一致。

特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。

设自谐振频率为f，对应波长为L，补偿电流表达式可写为：其中，A是电流幅度，R为需要补偿的区域到电容的距离，C为信号传播速度。

当扰动区到电容的距离达到L/4时，补偿电流的相位为pi=3.14，和噪声源相位刚好差180度，即完全反相。

此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达。

为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能的小，最好是同相位的。

距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区。

这就要求噪声源距离电容尽可能的近，要远小于L/4。

实际应用中，这一距离最好控制在L/50~L/40之间，这是一个经验数据。

例如：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH，那么其安装后的谐振频率为125.8MHz，谐振周期为7.95ps。

假设信号在电路板上的传播速度为166ps/inch，则波长为47.9英寸。

电容去耦半径为47.9/50=0.958英寸，大约等于2.4厘米。

PCB设计时电容摆放经验分享(多图)星期三, 06/08/2011 - 23:55 —诸葛匠人顶17踩-9对于电容的安装，首先要提到的就是安装距离。

容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。

容值稍大些的可以距离稍远，最外层放置容值最大的。

但是，所有对该芯片去耦的电容都尽量靠近芯片。

下面的图1就是一个摆放位置的例子。

本例中的电容等级大致遵循10倍等级关系。

图1 电容摆放位置示例还有一点要注意，在放置时，最好均匀分布在芯片的四周，对每一个容值等级都要这样。

通常芯片在设计的时候就考虑到了电源和地引脚的排列位置，一般都是均匀分布在芯片的四个边上的。

因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。

如果把上图中的680pF电容都放在芯片的上部，由于存在去耦半径问题，那么就不能对芯片下部的电压扰动很好的去耦。

电容的安装在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也是同样。

这样流经电容的电流回路为：电源平面->过孔->引出线->焊盘->电容->焊盘->引出线->过孔->地平面，图2直观的显示了电流的回流路径。

图2 流经电容的电流回路放置过孔的基本原则就是让这一环路面积最小，进而使总的寄生电感最小。

图3显示了几种过孔放置方法。

图3高频电容过孔放置方法第一种方法从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感，一定要避免这样做，这时最糟糕的安装方式。

第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小得多，寄生电感也较小，可以接受。

第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好的方法。

第四种在焊盘两侧都打孔，和第三种方法相比，相当于电容每一端都是通过过孔的并联接入电源平面和地平面，比第三种寄生电感更小，只要空间允许，尽量用这种方法。

最后一种方法在焊盘上直接打孔，寄生电感最小，但是焊接是可能会出现问题，是否使用要看加工能力和方式。

2009-04-2109:51串联谐振是指所研究的串联电路部分的电压和电流达到同相位,即电路中电感的感抗和电容的容抗在数值上时相等的,从而使所研究电路呈现纯电阻特性,在给定端电压的情况下,所研究的电路中将出现最大电流,电路中消耗的有功功率也最大.1.谐振定义：电路中L、C两组件之能量相等，当能量由电路中某一电抗组件释出时，且另一电抗组件必吸收相同之能量，即此两电抗组件间会产生一能量脉动。

电路电流为最大。

即(3)电路功率因子为1。

即(4)电路平均功率最大。

即P=I2R(5)电路总虚功率为零。

即Q L=Q C?Q T=Q L?Q C=06.串联谐振电路之频率：(1)公式：(2)R-L-C串联电路欲产生谐振时，可调整电源频率f、电感器L或电容器C 使其达到谐振频率fr，而与电阻R完全无关。

7.串联谐振电路之质量因子：(1)定义：电感器或电容器在谐振时产生的电抗功率与电阻器消耗的平均功率之比，称为谐振时之品质因子。

(3)电容抗与频率成反比，故为一曲线。

(4)阻抗Z=R+j(X L?X C)当f=fr时，Z=R为最小值，电路为电阻性。

当f＞fr时，X L＞X C，电路为电感性。

当f＜fr时，X L＜X C，电路为电容性。

当f=0或f=∞时,Z=∞，电路为开路。

(5)若将电源频率f由小增大，则电路阻抗Z的变化为先减后增。

9.串联谐振电路之选择性如图(3)所示：,????????串联谐振电路之选择性：电路电流最大值变动至倍电流最大值时，其(5)f2>f r称为上限截止频率，f1<fr称为下限截止频率。

公式：(6)若将电源频率f由小增大，则电路电流I的变化为先增后减，而质量因子Q 值越大，其曲线越尖锐，即频带宽度越窄，响应越好，选择性越佳。

(7)当频带宽度BW很宽，表示质量因子Q值很低；若Q＜10时，上列公式不适用，此时谐振频率为。

1F=1E6uF=1E9nF="1E12"pF。

什么是旁路电容？什么是去耦电容？它们有什么区别和联系？一、旁路电容在电路中，如果希望将某一频率以上或全部交流成分的信号去掉，那么便可以使用滤波电容。

习惯上，通常将少部分只有滤波作用的电容器称为旁路电容器（Bypass Capacitors）或者傍路电容器。

例如，在晶体管的射极电阻或真空管的阴极电阻上并联的电容器，就被称为旁路电容（因为交流信号是经该电容器而进入接地端的）；又如在电源电路中，除了数千微法的平滑滤波或反交联电容之外，通常也用零点几微法的高频电容来将高频旁路（实际上，此高频旁路电容也可被视为高频滤波及反交联电容）。

旁路电容的应用电路如下图所示。

二、去耦电容在电子电路中，经常会看到在集成电路的电源引脚附近有一个电解电容器，这个电容器就是去耦合电容器，简称去耦电容（Decoupling Capacitors），又称退耦电容器。

去耦电容器通常有两个作用：一个是蓄能；一个是去除高频噪声。

去耦电容器主要是去除高频，如RF信号的干扰。

干扰的进入方式是通过电磁辐射。

为什么说去耦电容具有蓄能的作用呢？举个简单的例子，我们就能很容易地明白了：我们可以把总电源看作一个水库，我们大楼内的家家户户都需要供水，这时，水不是直接来自于水库，那样距离太远啦，等水过来，我们已经渴的不行了，实际上我们用的水来自于大楼附近的水塔。

集成电路在工作的时候，其电流是不连续的，而且频率很高，而集成电路的电源引脚到总电源有一段距离，即便距离不长，在频率很高的情况下，阻抗也会很大（线路的电感影响非常大），这样会导致器件在需要电流的时候，不能及时供给，而去耦电容器可以弥补此不足，这也是为什么很多电路板在高频器件电源引脚处放置小电容的原因之一。

集成电路内部的开关在工作时产生的高频开关噪声将沿着电源线传播，去耦电容的主要功能就是提供一个局部的直流电源给集成电路，以减少开关噪声在电路板的传播并将噪声引导到地。

去耦电容器还可以防止电源携带的噪声对电路构成干扰，在设计电路时，去耦电容应放置在电源入口处，连线应尽可能短。

为什么去耦电容就近摆放因为去耦电容有有效半径哦，放的远了失效的。

电容去耦的一个重要问题是电容的去耦半径。

大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个摆放距离问题。

确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。

如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去耦的作用。

理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。

当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。

信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。

同样，电容的补偿电流到达扰动区也需要一个延迟。

因此必然造成噪声源和电容补偿电流之间的相位上的不一致。

特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。

当扰动区到电容的距离达到时，补偿电流的相位为，和噪声源相位刚好差180度，即完全反相。

此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达。

为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能的小，最好是同相位的。

距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区。

这就要求噪声源距离电容尽可能的近，要远小于。

实际应用中，这一距离最好控制在（λ/40 -λ/50）之间，这是一个经验数据。

例如：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH，那么其安装后的谐振频率为125.8MHz，谐振周期为7.95ps。

假设信号在电路板上的传播速度为166ps/inch，则波长为47.9英寸。

电容去耦半径为47.9/50=0.958英寸，大约等于2.4厘米。

本例中的电容只能对它周围2.4厘米范围内的电源噪声进行补偿，即它的去耦半径2.4厘米。

去耦电容的容值计算和布局布线有源器件在开关时产生的高频开关噪声将沿着电源线传播。

去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播，和将噪声引导到地。

去耦电容的容值计算去耦的初衷是：不论IC对电流波动的规定和要求如何都要使电压限值维持在规定的允许误差范围之内。

使用表达式：C·⊿U=I·⊿t由此可计算出一个IC所要求的去耦电容的电容量C。

⊿U是实际电源总线电压所允许的降低，单位为V。

I是以A（安培）为单位的最大要求电流；⊿t是这个要求所维持的时间。

xilinx公司推荐的去耦电容容值计算方法：推荐使用远大于1/m乘以等效开路电容的电容值。

此处m是在IC的电源插针上所允许的电源总线电压变化的最大百分数，一般IC的数据手册都会给出具体的参数值。

等效开路电容定义为：C=P/(f·U^2)式中：P——IC所耗散的总瓦数；U——IC的最大DC供电电压；f——IC的时钟频率。

一旦决定了等效开关电容，再用远大于1/m的值与它相乘来找出IC所要求的总去耦电容值。

然后还要把结果再与连接到相同电源总线电源插针的总数相除，最后求得安装在每个连接到电源总线的所有电源插针附近的电容值。

去耦电容选择不同容值组合的原因：在去耦电容的设计上，通常采用几个不同容值（通常相差二到三个数量级，如0.1uF与10uF），基本的出发点是分散串联谐振以获得一个较宽频率范围内的较低阻抗。

电容谐振频率的解释：由于焊盘和引脚的原因，每个电容都存在等效串联电感（ESL），因此自身会形成一个串联谐振电路，LC串联谐振电路存在一个谐振频率，随着电力的频率不同，电容的特性也随之变化，在工作频率低于谐振频率时，电容总体呈容性，在工作频率高于谐振频率时，电容总体呈感性，此时去耦电容就失去了去耦的效果，如下图所示。

因此，要提高串联谐振频率，就要尽可能降低电容的等效串联电感。

电容的容值选择一般取决于电容的谐振频率。

1.14.1、退藕电容的一般配置原则1.电源输入端跨接10~100uf的电解电容器。

如有可能，接100uf 以上的更好。

2.原则上每个集成电路芯片都应布置一个0.01pf的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pf的但电容。

3.对于抗噪能力弱、关断时电源变化大的器件，如ram、rom存储器件，应在芯片的电源线和地线之间直接入退藕电容。

4、电容引线不能太长，尤其是高频旁路电容不能有引线。

此外，还应注意以下两点：a、在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用附图所示的rc电路来吸收放电电流。

一般r取1~2k，c取2.2~47uf。

b、cmos的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。

由于大部分能量的交换也是主要集中于器件的电源和地引脚，而这些引脚又是独立的直接和地电平面相连接的。

这样，电压的波动实际上主要是由于电流的不合理分布引起。

但电流的分布不合理主要是由于大量的过孔和隔离带造成的。

这种情况下的电压波动将主要传输和影响到器件的电源和地线引脚上。

为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。

这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。

当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。

这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。

去耦电容配置的一般原则如下：●电源输入端跨接一个10～100uF的电解电容器，如果印制电路板的位置允许，采用100uF以上的电解电容器的抗干扰效果会更好。

●为每个集成电路芯片配置一个0.01uF的陶瓷电容器。

如遇到印制电路板空间小而装不下时，可每4～10个芯片配置一个1～10uF钽电解电容器，这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电流很小（0.5uA以下）。