当前位置：文档之家 › 第三章-组合逻辑电路的分析与设计

第三章-组合逻辑电路的分析与设计

  • 格式：ppt
  • 大小：678.50 KB
  • 文档页数：34

下载文档原格式

  / 34

合集下载

第三章 组合逻辑电路

第三章 组合逻辑电路
Ci Ai Bi ( Ai Bi ) Ci -1
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快 缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
加法器 比较器 数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器 译码器 只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器 一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真 值 表
Ai 0 0 1 1
比 较 输 入
B = B3B2B1B0
输
A0 B0
真值表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A< B
L=1 G=1 M=1
> = = = = < = = =

数字电子技术 第三章 组合逻辑电路

数字电子技术 第三章 组合逻辑电路

2021/6/10
23
3.2.2 二进制编码器
由于每次操作只有一个输入信号，即输入IR、IY、IG 具有互斥性，根据表3.5，将输出变量取值为1对应的输入 变量相加，可得输出Y1、Y0与输入IR、IY、IG之间的逻辑 关系表达式如下。
Y0 = IR + IG Y1 = IY + IG
对Y1、Y0两次取非，得
5. 断开开关S1、S2，观察发光二极管的发光情况，记 录观察到的结果。
2021/6/10
39
3.3.1 任务描述
图3.18所示是开关S1闭合、S2断开时，观察到的现象。
2021/6/10
图3.18 闭合S1、断开S2时观察到的现象
40
3.3.2 二进制译码器
1. 译码器的基本功能 二进制译码真值表如表3.11所示。
2021/6/10
27
3.2.2 二进制编码器
表中的“×”号表示：有优先级高的输入信号输入时， 优先级低的输入信号有输入还是无输入，不影响编码器的 输出。
2021/6/10
28
3.2.2 二进制编码器
3. 集成8线-3线优先编码器 集成8线-3线优先编码器74LS148、74LS348的引脚排 列完全相同，如图3.12（a）所示。
第四步，判断逻辑电路的逻辑功能。其方法是：根据
真值表进行推理判断。在实际应用中，当逻辑电路很复杂
时，一般难以用简明扼要的文字来归纳其逻辑功能，这时
就用真值表来描述其逻辑功能。
2021/6/10
7
3.1.2 组合逻辑电路的分析
2. 分析举例 【例3.1】 试分析图3.1所示电路的逻辑功能。
解：画出图3.1所示电路的逻辑图如图3.4所示。

合工大第3章 组合逻辑电路 (1)

合工大第3章 组合逻辑电路 (1)

解：1）由题意进行逻辑抽象。
令特快为A、直快为B，慢车为C ；并以YA 代表允许特快进 出站，YB代表允许直快进出站，YC代表允许慢车进出站。
经过逻辑抽象，可列真值表： 2）写出逻辑表达式。 A B C 0 0 0 1 0 YA YB YC 0 0 0
YA A， YB AB， YC ABC
3）根据题意，变换成与非形式
YA A， YB AB， YC ABC
0
× × 1 0 0 1 × 0 1 0 0 1 0 0 1
设计例1
YA A， YB AB， YC ABC
4）画出逻辑电路图。
A
YA A 1 & 1
AB
YB
ABC YC
B
1
&
1
C
设计例 2
例2 设计一个表决电路，该电路输入为A、B、C，输出是Y。 当输入有两个或两个以上为1时，输出为1，其他情况输出 为0。用与非门设计该表决电路。 解：
3.3.1 编码器 (Encoder)的概念与分类
一、 4 线─2线普通编码器
（1） 逻辑图
& I0 1 ≥1 Y1 I1 1 &
输
输
I0 I1
Y1 Y0
I2
1
&
I2
≥1 Y0
入
I3 1 &
出
I3
（2）普通4 线─2线编码器逻辑框图 （3）逻辑功能表
I0 I1 I2 I3 Y0 Y1
4 输 入
二 进 制 码 输 出
Y0 Y1 Y2
YEX
Ys
15
⑴管脚定义
I 0 ～I 7 ：输入，低电平有效。优先级别依次为 I 7 ～I 0

数字逻辑-组合电路：组合电路分析与设计

数字逻辑-组合电路：组合电路分析与设计
课程代码：00830040
第三章 组合电路分析与设计
1
课程回顾
数字系统和数字设计 数制和编码 数字电路的基础
布尔代数 开关函数 开关电路 数字电路基础知识（逻辑门的实现）
二极管 TTL CMOS
数字逻辑——组合电路（一）
2003年3月10日
2
分析与设计
模 拟 世
A/D
数
字编
世码
1
011
1
1
1
100
0
1
1
101
0
1
1
110
0
0
0
111
0
0
0
数字逻辑——组合电路（一）
2003年3月10日
12
3.2 时序图的分析(1)
时序图(Timing Diagram)是一个开关网络 的输入和输出信号关系在时间维度上的 图形表示。
时序图可以显示中间信号和传播延迟。
时序图的获得
示波器(oscilloscope) 逻辑分析仪(logic analyzer) 逻辑模拟程序(simulation program,
开关表达式(Switch expression) 真值表(Truth table) 时序图(Timing diagram) 其它行为描述(behavioral description)
设计与分析是相反的过程
数字逻辑——组合电路（一）
2003年3月10日
4
电路分析的目的
确定逻辑电路的行为功能 验证电路的行为和规范说明是否一致 协助将电路转变为另一种形式 减少电路中门的个数 采用不同的逻辑单元实现电路
bc bc (a b )ac
bc bc abc

电子技术 数字电路 第3章 组合逻辑电路

电子技术 数字电路 第3章 组合逻辑电路

是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现

第3章-组合逻辑电路

第3章-组合逻辑电路
一、二进制译码器（最小项译码器） 输入：一组二进制代码 输出：一组与输入代码一一对应的高、低电平信号。
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)

数字电子电路技术 第三章 SSI组合逻辑电路的分析与设计 课件


表3-1 例3-1真值表
第四步：确定电路的逻 辑功能。
由真值表可知，三个变
量输入Ａ，Ｂ，Ｃ，只有两
个及两个以上变量取值为1 时，输出才为1。可见电路 可实现多数表决逻辑功能。
Ａ ＢＣ F ０ ００ ０ ０ ０１ ０ ０ １０ ０ ０ １１ １ １ ００ ０ １ ０１ １
１ １０ １
21.10.2020
h
11
2. 组合逻辑电路设计方法举例。
例3-3 一火灾报警系统，设有烟感、温感和 紫外光感三种类型的火灾探测器。为了防止误报警， 只有当其中有两种或两种以上类型的探测器发出火 灾检测信号时，报警系统产生报警控制信号。设计 一个产生报警控制信号的电路。
解：(1)分析设计要求，设输入输出变量并逻辑赋值；
用方法和应用举例。
21.10.2020
h
4
３.1 SSI组合逻辑电路的分析和设计
小规模集成电路是指每片在十个门以下的集成芯片。
3.1.1 组合逻辑电路的分析方法
所谓组合逻辑电路的分析，就是根据给定的逻辑 电路图，求出电路的逻辑功能。
1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。
21.10.2020
h
18
对M个信号编码时，应如何确定位数N？
N位二进制代码可以表示多少个信号？
例：对101键盘编码时，采用几位二进制代码？ 编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N ≥M来确定位数N。
例：对101键盘编码时，采用了7位二进制代码 ASCⅡ码。27＝128＞101。
０１１１
１０００
１０１１
１１０１
１ １ １ １ 21.10.2020

第三章 组合逻辑电路的分析与设计z


0• 0• 1• 1•
0=0 1 =0 0 =0 1=1
A=A
(A+ B )+ C = A+ (B+ C) A +B = B +A A • ( B + C ) = A • B+ A • C A • B •C •… = A+B+C + …
(A • B )• C = A • (B • C) • A •B = B •A A + B • C =( A + B)• (A+ C ) • A + B +C +… = A·B·C · …
(4) 或非-或非式。 将或与表达式两次取反， 用摩根定律展开一次得或非或非表达式
_
_ _
_ _ _
_
F = ( A+ B )( A + C ) = A+ B + A+ C
_
_
A B A C
&
≥1
A B F A C
& & &
(b) A B ≥1 ≥1 ≥1 F
求对偶式时运算顺序不变 且它只 运算顺序不变， 注： • 求对偶式时运算顺序不变，且它只变换运算符和 常量， 变量是不变的 常量，其变量是不变的。 • 函数式中有“⊕”和“⊙”运算符，求反函数及对 函数式中有“ 运算符， 偶函数时，要将运算符“ 换成“ 偶函数时 ， 要将运算符 “ ⊕ ” 换成 “ ⊙ ” ， “ ⊙ ” 换成“ 换成“⊕”。
A+A• B=A • A • (A+B)=A A+ A• B =A+B (A+B) (A+ C) =A + BC • AB+ A C +BC= AB+ A C AB+ A C +BCD= AB+ A C

数字电子技术基础第三版第三章答案

简述VHDL的主要优点。
答：VHDL的覆盖面广，描述能力强，是一个多层次的硬件描述语言，VHDL已成为IEEE承认的一个工业标准，是一种通用的硬件描述语言。
VHDL有良好的可读性，可以被计算机接受，也容易被读者理解，VHDL源文件既是程序又是技术人员之间交换信息的文件，也可作为合同签约者之间的文件；VHDL的生命周期长，因为VHDL硬件描述与工艺无关；VHDL支持大规模设计的分解和已有设计的再利用。
对于译码器每一组输入编码，在若干个输出中仅有一个输出端为有效电平，其余输出皆处于无效电平，这类译码器称为变量译码器。常用的有2-4线译码器、3-8线译码器、4-10线8421BCD译码器等。
在数字电路中，需要将数字量的代码经过译码，送到数字显示器显示。能把数字量翻译成数字显示器能识别的译码器称为数字显示译码器，常用的有七段显示译码器。
F=
=
函数F的或非门电路如思考题图（c）所示。
题 什么叫竞争-冒险现象当门电路的两个输入端同时向相反的逻辑状态转换（即一个从0变成1，另一个从1变成0）时，输出是否一定有干扰脉冲产生
答：竞争指的是一个门电路多个输入信号同时跳变，或者一个信号经过不同路径传到同一个门电路的输入端导致信号到达时间不同的现象。冒险指的是由于竞争可能在电路输出端产生的毛刺现象。当门电路的两个输入端同时向相反的逻辑状态转换时，输出不一定有干扰脉冲产生。
组合逻辑电路的设计是根据实际逻辑问题，求出实现相应逻辑功能的最简单或者最合理的数字电路的过程。逻辑电路的设计步骤如下：
首先分析设计要求，建立真值表，选择所用门的类型，将逻辑表达式化为最简形式，或者变换为最合理的表达式，最后画出逻辑图。
题 组合逻辑电路如思考题图（a）所示。
（1）写出函数F的表达示。

《数字电子技术》第3章 组合逻辑电路

Y1 I2 I3 I6 I7
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A 0 B 0 0 1 1 C 0 1 0 1
Y
0 0 0 0
A 1 1 1 1
B 0 0 1 1
C 0 1 0 1
Y 0 1 1 1
真值表
2
0 0 0
2
逻辑表达式
Y = AB C + ABC + ABC
化 简 3
化 简 3
Y = AB C + ABC + ABC = ABC + ABC + ABC + AB C = AB(C + C ) + AC ( B + B ) = AB + AC
例:分析下图的逻辑功能 逻辑图
逐 级 1 写 出 从 输 入 到 输 出
C & B & A &
Y1
Y2
&
Y Y
Y3
1
逻辑表 达式 化
简 2
Y1 = AB
Y2 = BC
Y = Y1Y2Y3 = AB BC AC
2
最简与或 表达式
Y3 = CA
Y = AB+ BC+ CA
最简与或 表达式
3
Y = AB+ BC+ CA
(2) 画出各输出函数的卡诺图,并化简和变换. 画出各输出函数的卡诺图,并化简和变换.
B3 0 0 1 G3 1 0 0 1 1 G0 0 0 1 1 G1 0 0 1 1 G2 G3 B2 0 1 0 1 0 1 0 1 G0 0 1 0 1 G1 0 1 0 1 G2
B3 =G3
B2 = G3 G2 + G3 G2
L = AA
则存在1冒险; 则存在1冒险; 则存在0冒险. 则存在0冒险.
输 I0 0 1 0 0 I1 0 × 1 0 入 I2 0 × × 1 L0 0 1 0 0 输 出 L1 0 0 1 0 L2 0 0 0 1
L0 = I0
L1 = I 0 I 1
L2 = I 0 I 1 I 2
2, 根据真值表写出各输出逻辑表达式. , 根据真值表写出各输出逻辑表达式.
L0 = I0
逻辑电路真值表
输 入 G3 G2 G1 G0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 输 出 B3 B2 B1 B0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 输 入 G3 G2 G1 G0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 输 出 B3 B2 B1 B0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
解:1, 逻辑抽象. , 输入信号: 分别为特快, 输入信号 I0,I1,I2分别为特快,直快和慢车的进站请求信号 且有进站请求时为1,没有请求时为0. 且有进站请求时为 ,没有请求时为 . 输出信号: 分别为3个指示灯的状态 个指示灯的状态, 输出信号 L0,L1,L2分别为 个指示灯的状态, 且灯亮为1,灯灭为0. 且灯亮为 ,灯灭为 . (2) 写出各输出逻辑表达式. 写出各输出逻辑表达式. 根据题意列出真值表
电路功 能描述
穷 举 法 1
例:用与非门设计一个交通报警控制电路.交通信 号灯有红,绿,黄3种,3种灯分别单独工作或黄, 绿灯同时工作时属正常情况,其他情况均属故障, 出现故障时输出报警信号. 1 设红,绿,黄灯分别用A,B,C表示,灯亮时其值 为1,灯灭时其值为0;输出报警信号用F表示,灯 正常工作时其值为0,灯出现故障时其值为1. 出 值表.
A B 0 0 1 1 C 0 1 0 1
F
1 0 0 0
A 1 1 1 1
B 0 0 1 1
C 0 1 0 1
F 0 1 1 1
真值表
0 0 0 0
2
2
逻辑表达式
化 简 3
F = A B C + AB C + ABC + ABC
3
F = A B C + ABC + ABC + ABC + AB C = A B C + AB(C + C ) + AC ( B + B ) = A B C + AB + AC
电路 结构 分析步骤: 分析步骤:
输入输出之间 的逻辑关系
1.由给定的逻辑图写出逻辑关系表达式. 由给定的逻辑图写出逻辑关系表达式. 由给定的逻辑图写出逻辑关系表达式 2.用逻辑代数或卡诺图对逻辑表达式进 用逻辑代数或卡诺图对逻辑表达式进 行化简. 行化简. 3.列出输入输出真值表并得出结论. 列出输入输出真值表并得出结论. 列出输入输出真值表并得出结论
B1 0 1 0 G3 1 0 1 0 1 B0 1 0 1 0
G1 1 0 1 0 G2
B0 0 1 0 G3 1 1 0 1 0 G0 0 1 0 1
G1 1 0 1 0 G2
B1 = G3 G2 G1 + G3 G2 G1 + G3 G2 G1 + G G G 3 2 1 =( G3 G2 + G G ) G + G G + G G ) G 3 2 1 3 2 3 2 1 = G3 ⊕ G2 ⊕ G1 B0 = G3 ⊕ G2 ⊕ G1 ⊕ G0
第3章
组合逻辑电路
组合逻辑电路: 组合逻辑电路:电路任意时刻输出状 态只取决于该时刻的输入状态, 态只取决于该时刻的输入状态,而与 该时刻前的电路状态无关. 该时刻前的电路状态无关.电路结构 反馈环路(无记忆元件. 中无反馈环路(无记忆元件.
3.1
小规模集成电路构成的组合逻辑 电路的分析和设计
一,组合逻辑电路的分析
A
G1 A 1 G2 ≥1 L=A+A
A
L
二,冒险现象的识别 可采用代数法来判断一个组合电路是否存在冒险: 可采用代数法来判断一个组合电路是否存在冒险: 写出组合逻辑电路的逻辑表达式, 写出组合逻辑电路的逻辑表达式 , 当某些逻辑变量取 特定值( 如果表达式能转换为: 特定值(0或1)时,如果表达式能转换为:
(3) 根据逻辑表达式,画出逻辑图 根据逻辑表达式,
G3 G2 G1 G0 =1 =1 =1
B3 B2 B1 B0
3.3 组合逻辑电路中的竞争冒险
竞争冒险——由于延迟时间的存在, 竞争冒险 由于延迟时间的存在,当一个输入信号经过多 由于延迟时间的存在 条路径传送后又重新会合到某个门上, 条路径传送后又重新会合到某个门上,由于不同路径上门 的级数不同,导致到达会合点的时间有先有后, 的级数不同,导致到达会合点的时间有先有后,从而产生 瞬间的错误输出. 瞬间的错误输出. 一,产生竞争冒险的原因
用与非门实现
Y = A + B = AB
A B C & Y
例:分析下图的逻辑功能 & A B
&
A B
A B A
&
F
&
A B B
F = A B A A B B
= A B A+ A B B
= A + B) A + A + B) B = A B + A B ( (
真值表
A 0 0 1 1 B 0 1 0 1 F 0 1 1 0
F = A⊕ B
3.2 组合逻辑电路的设计
任务 要求 设计步骤: 设计步骤:
最简单的 逻辑电路
1.指定实际问题的逻辑含义,列出真值 指定实际问题的逻辑含义, 指定实际问题的逻辑含义 进而写出逻辑表达式. 表,进而写出逻辑表达式. 2.用逻辑代数或卡诺图对逻辑表达式进行 用逻辑代数或卡诺图对逻辑表达式进行 化简. 化简. 3.列出输入输出状态表并画出逻辑电路图. 列出输入输出状态表并画出逻辑电路图. 列出输入输出状态表并画出逻辑电路图
1.产生"1冒险" 产生" 冒险" 电路如图,已知输入波形,画输出波形. 例:电路如图,已知输入波形,画输出波形. 解: L = A A
G1 A 1 G2 & L=A A
A
A
L
由于G 门的延迟时间t 2 输出端出现了一个正向窄脉冲. 由于 1 门的延迟时间 pd2 输出端出现了一个正向窄脉冲 .
2.产生" 冒险" 2.产生"0冒险" 产生
真值表
输 I0 0 1 0 0 I1 0 × 1 0 入 I2 0 × × 1 L0 0 1 0 0
L1 = I 0 I 1
L2 = I 0 I 1 I 2
3, 根据要求将上式变换为与非形式 ,
L0 = I 0
输 出 L1 0 0 1 0 L2 0 0 0 1
L1 = I 0 I 1
L2 = I 0 I 1 I 2
4
最简与或 表达式
4
逻辑变换
F = A B C AB AC
5
5
逻辑电路图
A B
1 1
&
F
F = A B C AB AC
C
1
&
&
&
电路功 能描述
穷 举 法 1
例:用与非门设计一个举重裁判表决电路.设举重 比赛有3个裁判,一个主裁判和两个副裁判.杠铃完 全举上的裁决由每一个裁判按一下自己面前的按钮 来确定.只有当两个或两个以上裁判判明成功,并 且其中有一个为主裁判时,表明成功的灯才亮. 1 设主裁判为变量A,副裁判分别为B和C;表示 成功与否的灯为Y,根据逻辑要求列出真值表.