计算机课程设计说明书
- 格式：doc
- 大小：94.00 KB
- 文档页数：11
辽 宁 工 业 大 学
计算机组成原理与汇编语言课程设计（论文）
题目1： 直接直通运算流程
题目2： 经存储器的直通运算流程
院（系）： 电子与信息工程学院
专业班级： 软件081班
学 号： 080403015
学生姓名： 宋 大 为
指导教师： 邱 丰
教师职称： 讲 师
起止时间： 2010.7.12至2010.7.16
程序设计专题（报告）任务及评语
院（系）：电子与信息工程学院 教研室：计算机科学与技术教研室
学 号 080403015 学生姓名 宋大为 专业班级 软件081班
程序设计（报告）题目 1.直接直通运算流程2.经存储器的直通运算流程
程序设计（报告）任务
程序设计专题的任务与要求：
1. 掌握计算机总体设计思想。
2. 理解软硬件结合设计计算机的思想。
3. 将组成原理中的运算器设计与存储器设计相结合，组成一台模型计算机；
用手动方法控制模型机数据通路；
4. 通过CPU进行加法运算，牢固建立计算机的整机概念。
5. 进一步熟悉计算机的数据通路；掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；
6. 锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。
7. 通过本次设计，进一步培养学生热爱专业的思想，同时对本专业综合素质的提高起一个积极的推动作用。
课程设计过程中，要严格遵守实践环节的时间安排，听从指导教师的指导。正确地完成上述内容，规范完整地撰写出课程设计报告。
指导教师评语及成绩
成绩： 指导教师签字：
2010 年 7 月 16 日 辽 宁 工 业 大 学 课 程 设 计 说 明 书（论 文）
目 录
第1章 课程设计的目的与要求 ................................................ 1
1.1 课程设计题目 ........................................................ 1
1.2 课程设计的目的 ...................................................... 1
1.3 课程设计原理 ........................................................ 1
1.4 课程设计设备 ........................................................ 2
1.5 课程设计任务及要求 .................................................. 2
第2章 数据通路设计 ........................................................ 3
2.1数据通路主要部件 .................................................... 3
2.2数据通路电路设计 .................................................... 3
2.3综合设计 ............................................................ 4
第3章 测试与调试 ........................................................... 6
3.1直接直通运算流程 .................................................... 6
3.2经存储器的直通运算流程 .............................................. 6
第4章 总结 ................................................................ 8
参考资料 ................................................................... 8
辽 宁 工 业 大 学 课 程 设 计 说 明 书（论 文）
1 第1章 课程设计的目的与要求
1.1 课程设计题目
（1）直接直通运算流程
（2）经存储器的直通运算流程
1.2 课程设计的目的
（1）将组成原理中的运算器设计与存储器设计相结合，组成一台模型计算机；
（2）用手动方法控制模型机数据通路；
（3）通过CPU进行直接加法运算和经存储器的加法运算，牢固建立计算机的整机概念。
（4）进一步熟悉计算机的数据通路：掌握数字逻辑电路中故障的一般规律，以及排除故
障的一般原则和方法;
（5）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排
除故障。
1.3 课程设计原理
数据通路实验电路图，是由双端口存储器实验模块形成的，双端口的存储器的指令端口不参与本次实验。写入数据由实验台操作板上的二进制开关SW0-SW7设置，并经SW_BUS三态门发送到数据总线DBUS上。输入数据可由实验台上的8个二进制数据开关SW0-SW7来设置。开关向上时为1，开关向下时为0。
对于题目1的直接加法运算流程，由DR1和DR2保存参与运算的数据。DR1接ALU的B数据输入端口，DR2接ALU的A数据输入端口。当实验台下部的IR/DBUS开关拨到DBUS位置时，8个红色发光二极管指示灯接在数据总线DBUS上，可显示运算结果或输入数据。运算类型由S2、S1、S0。在SW_BUS#信号为0时，参与运算的数据通过一个三态门送到DBUS总线上，进而送至DR1或DR2操作数寄存器。
S2、S1、S0、ALU_BUS、LDDR1、LDDR2、M1、M2、SW_BUS#各电位控制信号用电平开关K0-K15来模拟。K0-K15是一组用于模拟各控制电平信号的开关，开关向上时为1，开关向下时为0，每个开关无固定用途，可根据实验具体情况选用。S2、S1、S0、ALU_BUS、LDDR1、LDDR2为高电平有效，SW_BUS#为低电平有效。M1=1时，DR1选择D1-A1作为数辽 宁 工 业 大 学 课 程 设 计 说 明 书（论 文）
2 据输入端；M1=0时，DR1选择D0-A0作为数据输入端。当LDDR1=1时，在T3的下降沿，选中的数据被打入DR1寄存器。M2=1时，DR2选择D1-A1作为数据输入端；M2=0时，DR2选择D0-A0作为数据输入端。当LDDR2=1时，在T3的下降沿，选中的数据被打入DR2寄存器。
对于题目2经存储器的加法运算流程，存储器IDT7132有6个控制引脚：CEL#、LRW、OEL#、RRW、OER#、CER#。CEL为左端口选择引脚，低有效。当CEL#=1时，禁止左端口读、写操作；当CEL#=0时，允许左端口读、写操作。当LRW为高时，左端口进行读操作；当LRW为低时，左端口进行写操作。当CEL#=0且LRW=1时，左端口进行读操作，同时将读出的数据放到数据总线DBUS上。当LDAR1=1时，AR1从DBUS接受地址。
1.4 课程设计设备
（1）TEC-4计算机组成原理实验系统一台
（2）双踪示波器一台
（3）直流万用表一只
（4）逻辑测试笔一支
1.5 课程设计任务及要求
（1）掌握计算机总体设计思想。
（2）理解软硬件结合设计计算机的思想。
（3）将组成原理中的运算器设计与存储器设计相结合，组成一台模型计算机；
用手动方法控制模型机数据通路；
（4）通过CPU进行加法运算，牢固建立计算机的整机概念。
（5）进一步熟悉计算机的数据通路；掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；
（6）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。
课程设计过程中，要严格遵守实践环节的时间安排，听从指导教师的指导。
辽 宁 工 业 大 学 课 程 设 计 说 明 书（论 文）
3 第2章 数据通路设计
2.1数据通路主要部件
（1）运算器ALU
运算器ALU由一片ispLSI1024组成，在选择端S2、S1、S0控制下，对数据A和B进行加、减、与、直通、乘五种运算。当ALU_BUS=1时，运算结果送往数据总线DBUS。加、减运算产生的进位（借位）C与控制台的C指示灯相连。
（2）DR1和DR2
DR1和DR2是运算操作数寄存器。M1=1时，DR1选择D1-A1作为数据输入端；M1=0时，DR1选择D0-A0作为数据输入端。当LDDR1=1时，在T3的下降沿，选中的数据被打入DR1寄存器。M2=1时，DR2选择D1-A1作为数据输入端；M2=0时，DR2选择D0-A0作为数据输入端。当LDDR2=1时，在T3的下降沿，选中的数据被打入DR2寄存器。
（3）开关寄存器SW_BUS
开关寄存器SW_BUS是1片74HC244，用于将控制台开关SW7-SW0的数据送往数据总线DBUS。当SW_BUS#=1时，禁止开关SW7-SW0的数据送往数据总线DBUS；当SW_BUS#=0时，允许开关SW7-SW0的数据送往数据总线DBUS。
（4）双端口存储器RAM
双端口存储器由一片IDT7132及少量附加控制电路组成。它有6个控制引脚：CEL#、LRW、OEL#、CER#、RRW、OER#。
（5）地址寄存器AR1和AR2
地址寄存器AR1和AR2提供双端口存储器的地址。AR1从数据总线DBUS接收数据。当LDAR1=1时，将数据总线DBUS的数据打入地址寄存器AR1;当LDAR2=1时，将数据总线DBUS的数据打入地址寄存器AR2。
2.2数据通路电路设计
接线： IAR_BUS#接VCC，禁止中断地址寄存器IAR向数据总线DBUS送数据；ARI_INC接GND，禁止AR1加1；CER接GND，禁止存储器右端口工作；M3接VCC，
