南昌大学数字钟实验报告

学号：6100208248 专业班级：通信082班实验日期：2010/11/11实验成绩：实验四数字钟设计一、实验目的1.设计一个数字钟2.掌握动态扫描数码管的工作原理和相关的VHDL程序的编写方法3.掌握分模块设计的方法二、实验内容与要求1.在实验箱上实现动态扫描数码管显示时分秒；2.可以预置为12小时计时显示和24小时计时显示；3.一个调节键，用于调节目标数位的数字。

对调节的内容敏感，如调节分钟或秒时，保持按下时自动计数，否则以脉冲计数；4.一个功能键，用于切换不同的状态;计时、调时、调分、调秒、调小时制式；三、设计思路时、分、秒计数模块可以用计数器实现，时计数分为模12/24进制计数器，分和秒为模60计数器，显示模块用动态扫描数码管实现。

数字钟总的设计框图：图1：数字钟设计框图四、实验程序(程序来源：根据网络上的修改)1.控制模块：控制模块分散在各计数模块的控制引脚2.秒计数模块①VHDL程序：ENTITY SECOND ISPORT ( CLK : IN STD_LOGIC;RESET : IN STD_LOGIC;SETMIN : IN STD_LOGIC;ENMIN : OUT STD_LOGIC;DAOUT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END ENTITY SECOND;ARCHITECTURE ART OF SECOND ISSIGNAL COUNT : STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNAL ENMIN_1,ENMIN_2 : STD_LOGIC;BEGINDAOUT<=COUNT;ENMIN_2<=(SETMIN AND CLK);ENMIN<=(ENMIN_1 OR ENMIN_2);PROCESS(CLK,RESET,SETMIN)BEGINIF(RESET='0')THENCOUNT<="00000000";ENMIN_1<='0';ELSIF(CLK'EVENT AND CLK='1')THENIF(COUNT(3 DOWNTO 0)="1001")THENIF(COUNT<16#60#)THENIF(COUNT="01011001")THENENMIN_1<='1';COUNT<="00000000";ELSECOUNT<=COUNT + 7;END IF;ELSECOUNT<="00000000";END IF;ELSIF(COUNT<16#60#)THENCOUNT<=COUNT + 1;ENMIN_1<='0';ELSECOUNT<="00000000";ENMIN_1<='0'; END IF;END IF;END PROCESS;END ART;②封装后的秒计数模块：图2：秒计数模块3.分计数模块①VHDL 程序（与秒计数程序基本相同，略） ②封装后的分计数模块:图3：分计数模块4.时计数模块①VHDL 程序（分为12进制和24进制，与秒计数基本相同，略）②封装后的时计数模块:图4：时计数模块(12进制、24进制、2选1数据选择器)5.显示模块 ①VHDL 程序ENTITY SETTIME ISPORT ( CLK1 : IN STD_LOGIC; RESET : IN STD_LOGIC;SEC,MIN : IN STD_LOGIC_VECTOR(7 DOWNTO 0); HOUR : IN STD_LOGIC_VECTOR(7 DOWNTO 0); DAOUT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); SEL : OUT STD_LOGIC_VECTOR(2 DOWNTO 0)); END SETTIME;ARCHITECTURE ART OF SETTIME ISSIGNAL COUNT : STD_LOGIC_VECTOR(2 DOWNTO 0); BEGINPROCESS(CLK1,RESET) BEGINIF(RESET='0')THENCOUNT<="000";ELSIF(CLK1'EVENT AND CLK1='1')THENIF(COUNT>="101")THENCOUNT<="000";ELSECOUNT<=COUNT + 1;END IF;END IF;END PROCESS;PROCESS(CLK1,RESET)BEGINIF(RESET='0')THENDAOUT<="0000";SEL<="111";ELSIF(CLK1'EVENT AND CLK1='1')THENCASE COUNT ISWHEN"000"=>DAOUT<=SEC(3 DOWNTO 0);SEL<="000";--秒低位 WHEN"001"=>DAOUT<=SEC(7 DOWNTO 4);SEL<="001";--秒高位 WHEN"010"=>DAOUT<=MIN(3 DOWNTO 0);SEL<="010";--分低位 WHEN"011"=>DAOUT<=MIN(7 DOWNTO 4);SEL<="011";--分高位 WHEN"100"=>DAOUT<=HOUR(3 DOWNTO 0);SEL<="100";--时低位 WHEN"101"=>DAOUT<=HOUR(7 DOWNTO 4);SEL<="101";--时高位 WHEN OTHERS=>DAOUT<="0000";SEL<="111";END CASE;END IF;END PROCESS;END ART;②封装后的动态扫描数码管显示模块图5：显示模块6.顶层文件五、实验步骤①.新建工程。

华中科技大学《电子线路设计、测试与实验》实验报告实验名称: 多功能数字钟设计院（系）: 自动化学院专业班级:实验成绩:****: ***2014 年6 月11 日一、实验目的1.掌握可编程逻辑器件的应用开发技术, 设计输入、编译、仿真和器件编程；2.熟悉EDA软件使用；3.掌握Verilog HDL设计方法；4.分模块、分层次数字系统设计二、实验器材QUARTUS II软件PC DEO实验板三、实验要求1.能显示小时、分钟、秒钟（小时以24进制,时、分用显示器, 秒用LED）2.能调整小时、分钟的时间3.复位四、实验原理五、程序设计过程数字钟由2个60进制计数器和1个24进制计数器和4个译码器共7个模块构成,3个计数器公用一个时钟信号CP。

2个选择器分别用于选择分计数器和时计数器的使能控制信号,对时间进行校正时,在控制器的作用下,使能信号接高电平,此时每来一个时钟信号,计数器加一计数,从而实现对小时和分钟的校正.正常计时时,使能信号来自低位计数器的输出,即秒计数器达到59秒时,产生输出信号使分计数器加1,分秒计数器同时计到最大值时即59分59秒时,产生输出信号使小时计数器加一。

1.顶层模块:module clock (led0, led1, led2, led3, led_sec, _50mhzin, adjminkey, adjhrkey, ncr, h12, hour12);input _50mhzin;input adjminkey, adjhrkey;input h12;input ncr;output [6:0]led0, led1, led2, led3;wire [7:0] led_a, led_b;wire _1hz, _1khz, _5hz;wire [7:0] hour, minute, second, set_hr, set_min;output hour12;wire h12;output [7:0]led_sec;assign hour12 = h12;divided_frequency u0(_1hz,ncr,_50mhzin);top_clock u1(hour, minute, second, _1hz, ncr, adjminkey, adjhrkey, _50mhzin);display u2(_50mhzin, _5hz, ncr, led_a, led_b, led_sec, hour, minute, second,h12);SEG7_LUT u3(led_a[7:4], led3);SEG7_LUT u4(led_a[3:0], led2);SEG7_LUT u5(led_b[7:4], led1);SEG7_LUT u6(led_b[3:0], led0);endmodule2.分频模块:module divided_frequency(_1hzout,ncr,_50mhzin);input _50mhzin, ncr;output _1hzout;supply1 vdd;wire[11:0] q;wire _1khzin;wire en1, en2;divfreq50M_1Khz du00(_1khzin, ncr, _50mhzin);//先调用1khz分频counter10 du0(q[3:0], ncr, vdd, _1khzin);counter10 du1(q[7:4], ncr, en1, _1khzin);counter10 du2(q[11:8], ncr, en2, _1khzin);//再调用三个10计数器,将1khz分为1hzassign en1=(q[3:0] == 4'h9);assign en2=(q[7:4] == 4'h9) && (q[3:0] == 4'h9);assign _1hzout = q[11];assign _500hzout = q[0];endmodule3.时钟运行模块module top_clock(hour, minute, second, _1hz, ncr, adjminkey, adjhrkey, _50mhzin);input _1hz, _50mhzin, ncr, adjminkey, adjhrkey;output [7:0] hour, minute, second;wire [7:0] hour, minute, second;//时、分、秒每个用八位二进制表示两位BCD 码supply1 vdd; //高电平, 是使能一直打开wire mincp, hrcp, _5hz;//_5hz用于快速校时divfreq50M_5hz ut0(_5hz, ncr, _50mhzin);counter60 ut1(second, ncr, vdd, _1hz);counter60 ut2(minute, ncr, vdd, ~mincp);//秒和分使用60进制counter24 ut3(hour[7:4], hour[3:0], ncr, vdd, ~hrcp);//时钟为24进制（默认）assign mincp = adjminkey ? _5hz : (second==8'h59);assign hrcp = adjhrkey? _5hz : ({minute,second}==16'h5959);//进位或校时使能控制endmodule4.显示模块:module display(_50mhz,_5hz,cr,led_a,led_b,led_sec,hour,minute,second,h12);input [7:0]hour,minute,second;//时分秒input _50mhz,cr,_5hz;output [7:0]led_a,led_b,led_sec;//数码管显示缓存input h12;//12,24小时制切换reg [7:0]led_a,led_b,led_sec;reg [2:0]mod;//模式变量always@(posedge _50mhz)beginled_b=minute;led_sec=second;//模式0,显示时分秒if(~h12)beginled_a=hour;led_b=minute;led_sec=second;endelsebegincase(hour)8'h13,8'h14,8'h15,8'h16,8'h17,8'h18,8'h19,8'h22,8'h23,8'h24:led_a=hour-8'h12;8'h20:led_a=8'h08;8'h21:led_a=8'h09;default:led_a=hour;endcaseend//12/24小时切换,24到12,相应BCD码减endendmodule5.数码管操作模块module SEG7_LUT (iDIG,oSEG);input [3:0] iDIG;output [6:0] oSEG;reg [6:0] oSEG;always @(iDIG)begincase(iDIG)4'h1: oSEG = 7'b1111001; // ---t----4'h2: oSEG = 7'b0100100; // | |4'h3: oSEG = 7'b0110000; // lt rt4'h4: oSEG = 7'b0011001; // | |4'h5: oSEG = 7'b0010010; // ---m----4'h6: oSEG = 7'b0000010; // | |4'h7: oSEG = 7'b1111000; // lb rb4'h8: oSEG = 7'b0000000; // | |4'h9: oSEG = 7'b0010000; // ---b----4'ha: oSEG = 7'b0001000;4'hb: oSEG = 7'b0000011;4'hc: oSEG = 7'b1000110;4'hd: oSEG = 7'b0100001;4'he: oSEG = 7'b0000110;4'hf: oSEG = 7'b0001110;4'h0: oSEG = 7'b1000000;endcaseendendmodule六、功能仿真1.六进制2.十进制3.六十进制（分了几张图截图）4.24进制5.异步清零仿真6.正常计时仿真秒计时●分计时●小时计时23:59:59秒返07 手动校小时和分钟仿真ADJHrKey 与AdjMinKey均为高电平有效,七、思考题1.什么是分层次的电路设计方法?叙述分层次设计电路的基本过程.答: 在电路设计中,可以将两个或者多个模块组合起来描述电路逻辑功能,通常称为分层次的电路设计.自顶而下和自底而上是两种常用的设计方法.在自顶而下的设计中,先定义顶层模块,然后再定义顶层模块中用到的子模块.而在自底而上的设计中,底层的各个子模块首先被确定下来,然后将这些子模块组合起来构成顶层模块.2.在用MAX+PLUS II 软件设计数字钟电路时,简述对60进制计数器进行仿真分析的大致过程.若仿真时栅格的大小(GRID SIZE)为0.5ms,设置CP信号时倍率(Multiplied By)为软件默认值1,那么仿真文件的时间至少需要多长才能完整反映计数过程?答: 至少要0.5ms * 60 = 30ms八、试验中遇到的问题与解决办法这次实验主要是Verilog代码的编写和仿真, 在波形的仿真过程中, 有许多操作并不清楚, 尤其是部分功能的波形仿真输出和如何手动调整时钟的波形仿真, 虽然最后有同学帮忙, 但是最后还是操作得很不熟练。

单片机数字时钟设计实训报告系别专业姓名学号摘要单片机是把中央处理器CPU,随即存取存储器RAM,只读存储器ROM,定时器/计数器以及输入/输出即I/O接口电路等主要计算机部件，集成在一块集成电路上的微机。

虽然只是一个芯片，但从组成和功能上来看，已具备微型系统的属性。

单片机的发展经历了4个阶段，其向着低功耗CMOS化，微型单片化，主流与多品种共存的方向发展。

单片机在工业自动化，仪器仪表，家用电器，信息和通讯产品及军事方面得到了广泛应用。

另外，其发展前景不错。

本次实训以设计制作数字时钟为例，来加深我们对单片机特性和功能的了解，加强我们的编程思想。

为今后从事单片机程序产品的开发，打下了良好的理论与实践基础。

理论服务于实践，将知识转化为能力，也是本次试训的另一个重要目的。

目录一、整体设计方案 (3)1. 方案设计要求 (3)2. 方案设计与论证 (3)3. 整体设计框图 (4)二、数字时钟的硬件设计 (4)1. 最小系统设计 (4)2. LED显示电路 (8)3. 键盘控制电路 (9)4. 数字时钟的原理图 (10)三、数字时钟的软件设计 (11)1. 系统软件设计流程图 (11)2. 数字时钟主程序 (14)四、调试与仿真 (18)1. 数字时钟系统PROTUES仿真 (18)2. 软件与硬件调试 (19)3. 系统性能测试与功能说明 (19)4. 出现问题及解决 (19)五、实验结论 (20)六、心得体会 (21)附录：1.原器件清单 (22)2.参考文献 (22)一、整体方案设计1. 方案设计要求设计制作一个数字时钟，要求能实现基本走时，并以数字形式显示时、分、秒；采用24小时制；能校时、校分、校秒；也可以添加其他功能.2. 方案设计与论证方案一：采用各种纯数字芯片实现数字时钟的设计。

优点：各个模块功能清晰，电路易于理解实现。

缺点：各个模块功能已定不能进行智能化调整，整体电路太庞大。

方案二：采用 FPGA模块用硬件语言实现功能。

目录一实验目的-------------------------------------------------------------------------------1 二实验任务及要求----------------------------------------------------------------------1 三实验设计---------------------------------------------------------------------------- --11.设计原理及思路---------------------------------------------------------------------12.单元电路设计------------------------------------------------------------------------2(1)振荡电路-----------------------------------------------------------------------------2(2)计数电路----------------------------------------------------------------------------4(3)译码及显示电路----------------------------------------------------------------- ---7(4)校时电路----------------------------------------------------------------------------9(5)电源适配器电路----------------------------------------------------------------- --9 四电路原理图、PCB图---------------------------------------------------------10 五元器件清单-------------------------------------------------------------------12 六电路制板及焊接---------------------------------------------------------------------13七实物调试----------------------------------------------------------------------14 八实验自我评估及体会--------------------------------------------------------15 九小组成员分工安排-----------------------------------------------------------15一实验目的1.在了解数字钟的原理的前提下，运用刚刚学过的数电知识设计并制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。