触发器功能实验报告
触发器功能实验报告
引言：
触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的输出信号。本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原理和功能。
实验一：RS触发器
RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。实验中我们使用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。
实验二：D触发器
D触发器是一种常用的触发器，它具有单一输入和双输出。实验中我们使用了两个与非门和一个或非门来构建D触发器电路。通过输入信号的变化，我们可以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。
实验三：JK触发器
JK触发器是一种多功能的触发器，它具有两个输入和两个输出。实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。
实验四：T触发器
T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。实验中我们使用了两个与非门和一个或非门来构建T触发器电路。通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。
实验五：应用实例
在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。
结论：
通过本次实验，我们深入了解了不同类型的触发器的功能和工作原理。触发器在数字电路中具有重要的应用价值，能够实现各种逻辑功能和时序控制。进一步的研究和实践将有助于我们更好地理解和应用触发器，提高数字电路设计的能力。
华中科技大学
电子线路设计、测试与实验》实验报告
实验名称： 集成运算放大器的基本应用
院（系）： 自动化学院
地点： 南一楼东 306
实验成绩：
指导教师： 汪小燕
2014 年 6 月 7 日、实验目的
1）了解触发器的逻辑功能及相互转换的方法。
2）掌握集成 JK 触发器逻辑功能的测试方法。
3）学习用 JK 触发器构成简单时序逻辑电路的方法。
4）熟悉用双踪示波器测量多个波形的方法。
（5）学习用Verliog HDL描述简单时序逻辑电路的方法，以及 EDA技术
、实验元器件及条件
双 JK 触发器 CC4027 2 片；
四 2 输入与非门 CC4011 2 片；
三 3 输入与非门 CC4023 1 片；
计算机、 MAX+PLUSII 10.2集成开发环境、可编程器件实验板及专用电缆
三、预习要求
（1）复习触发器的基本类型及其逻辑功能。
（2）掌握D触发器和JK触发器的真值表及JK触发器转化成D触发器、T触 发器、 T 触发器的基本方法。
（ 3）按硬件电路实验内容（ 4）（ 5），分别设计同步 3 分频电路和同步模 4 可
逆计数器电路。
四、硬件电路实验内容
（1） 验证JK触发器的逻辑功能。
（2） 将JK触发器转换成T触发器和D触发器，并验证其功能。
（3） 将两个JK触发器连接起来，即第二个JK触发器的J、K端连接在一起，
接到第一个JK触发器的输出端Q两个JK触发器的时钟端CP接在一起，并输 入1kHz正方波，用示波器分别观察和记录 CP Q、Q的波形（注意它们之间 的时序关系），理解 2分频、 4分频的概念。
（4） 根据给定的器件， 设计一个同步 3分频电路， 其输出波形如图所示。 然
后组装电路，并用示波器观察和记录 CP Q、Q的波形。
（5） 根据给定器件， 设计一个可逆的同步模 4 计数器，其框图如图所示。 图
中，M为控制变量，当M=0时，进行递增计数，当M=1时，进行递减计数；Q、
实 验 四 触发器的建立与使用、授权和权限回收
1、针对student表写一个INSERT触发器，在插入记录时检查性别属性必须为“男”或“女”，否则报错。执行INSERT操作，观察触发器的运行情况。
这道题的重点在于理解运用触发器的时候两个重要的表一个是inserted表，另一个就是Deleted表，本题中我们先从inserted表中提取出要插入的性别，然后判断如果是男或女就将本条记录插入到表中，否则阻止插入。
当用insert into student(sno,sname,ssex,sage,sdept) values('3837','阿加','d','19','计算机系')测试时出现
2、针对student表写一个INSTEAD of类型的UPDATE触发器，在记录被修改时拒绝操作。执行UPDATE操作，观察触发器的运行情况。
本题要求触发器类型为INSTEAD of，而INSTEAD of类型的触发器是在更新之前就被激发的所以直接当要在表student上执行更新时直接不能操作
测试数据：update student set sage='2' where sno='0603001'
结果：
3、针对sc表写一个DELETE触发器，要求一次最多只能删除5条记录。执行DELETE操作，观察触发器的运行情况。
这里利用deleted表，因为删除的记录会暂时放到这里，统计这个表里的记录一共有多少条，如果大于5.就不允许删除。
测试语句：delete from sc where cno='2'
结果：
4、重命名第1题中的触发器。
本题比较简单，就是一个重命名的语句：
exec sp_rename insert_g,insert_g1
5、禁用第2题中定义的触发器。
alter table student disable trigger insert_gw
6、删除第3题中定义的触发器。
实验
五 项目名称： 计数器及其应用
一、实验目的
1、学习用集成触发器构成计数器的方法
2、掌握中规模集成计数器的使用及功能测试方法
3、运用集成计数计构成1/N分频器
二、实验设备
1、 数字电路实验箱 2 译码显示器
3、 74LS74*2
74LS192*3
74LS00*1
74LS20*1
三、实验内容及步骤
1、用74LS74 （引脚如图5-7所示）D触发器构成4位二进制异步加法计数器。
(1) 按图5－1接线，RD 接至逻辑开关输出插口，将低位CP0 端接单次脉冲源，输出端Q3、Q2、Q3、Q0 接数码管显示输入插口D、C、B、A（如图5-8所示），各SD接高电平“1”。
(2) 令RD=1，清零后，逐个送入单次脉冲，观察并列表记录 Q3～Q0 状态。
(3) 将单次脉冲改为1HZ的连续脉冲，观察Q3～Q0的状态。
图5-7 74LS74引脚图 图5-8 数码管接口
2、测试74LS192同步十进制可逆计数器的逻辑功能
计数脉冲由单次脉冲源提供，清除端CR、置数端LD、数据输入端D3 、D2、D1、D0 分别接逻辑开关，输出端 Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口D、C、B、A；CO和BO接逻辑电平显示插口。
图4-9 74LS192引脚图
(1) 清除
令CR=1，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。清除功能完成后，置CR＝0
(2) 置数
CR＝0，CPU，CPD 任意，数据输入端输入任意一组二进制数，令LD= 0，观察计数译码显示输出，予置功能是否完成，此后置LD＝1。
(3) 加计数
CR＝0，LD＝CPD ＝1，CPU 接单次脉冲源。清零后送入10个单次脉冲，观察译码数字显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CPU 的上升沿。
