计算机组成原理-第5章 输入输出系统-2(SOPC,2013新) [兼容模式]

SOPC系统
llxx@
44/94

Custom Instructions IP Modules
（2） Hardware Development

Software Development Nios II IDE
C Header files Custom Library

（3）
EDIF Netlist
HDL Source Files
Continued on the next slide
Figure 11.7 (continued)
Continued on the next slide
Figure 11.7 (continued)
Continued on the next slide
Figure 11.7 (continued)
• SOPC Builder：用于实现Nios II 系统的配置、生成
– 基于Nios II处理器的FPGA系统，不包括FPGA片外部分。
• Nios II IDE：用于软件开发、调试及运行

工程管理器； 编辑器和编译器； 调试器； 闪存编程器。
• ModelSim：用于对SOPC生成的Nios II 系统的HDL描述进行系统功能
User Code Libraries


User Design
Ethernet

Other IP Blocks
Altera PLD
On-Chip Debug
Software Trace Hard Breakpoints SignalTap II

Quartus II
RTOS
GNU Tools
硬件设计过程
Nios Ⅱ系列处理器的特性
Nios Ⅱ系列处理器的指令字
Example of a Nios Ⅱ Processor System
Altera CAD tools：Quartus II
• Quartus II：用于完成Nios II系统的综合、硬件优化、适配、编程下
载和硬件系统测试
– gate level，chip level，board level
• Altera：基于Nios II微处理器的SOPC系统 • Xilinx：基于MicroBlaze微处理器的SOPC系统
– Memory modules and interfaces – I/O interfaces – Timer/counter circuits
• 软件
– CAD software tools for designing and implementing a system
实验二，基本嵌入式系统，仿真调试
ቤተ መጻሕፍቲ ባይዱ
User’s view of the alarm clock
Block diagram of the alarm clock
Parallel I/O Interface - PIO
PIO is a parameterized module that can be used for both input and output purposes. It can be configured at design time as: • an input port • an output port • a bidirectional port
3. 将Nios Ⅱ系统模块符号添加到BDF文 件中 4. 编译Quqrtus Ⅱ工程 5. 编程FPGA
Elements of the System Contents Tab
System designed using the SOPC Builder
系统生成
运行ModelSim 软件
SDK使能 HDL使能 使能ModelSim 生成仿真文件 系统生成过程 消息栏
Registers in the PIO interface
Interval Timer
• Includes a counter whose contents are decremented by one in each clock cycle • It can raise an interrupt request when the contents of the counter reach zero • It can be programmed for continuous operation, where the counter is reset to its starting value each time its contents are decremented to zero

Testbench
Hardware
Generate
Peripheral Drivers
Synthesis & Fitter
Configuration File
（4）
Verification & Debug
JTAG, Serial, or
Executable Code
Compiler, Linker, Debugger
Automotive/Transportation Systems & Equipment Computers/Peripherals Office Automation
Consumer Electronics/ Entertainment/Multimedia Medical Electronic Equipment Aerospace/ Space Electronics Electronic Instruments/ ATE/Design & Test Equipment
• Altera：Quartus II
Nios processor
• 2000年，Altera发布了Nios处理器，这是第一款可 用于可编程逻辑器件的可配置的软核处理器。
– – – – – – 基于RISC技术 16位指令集 16/32位数据通道 5级流水线 在一个时钟周期内完成一条指令的处理 具有一种基于JTAG的OCI（片上仪器）芯核
Figure11.7 (continued)
Continued on the next slide
Figure 11.7 (continued)
Continued on the next slide
Figure 11.7 (continued)
Figure 11.7 (continued)
Small 计算机系统
嵌入式系统SOPC（SOC） ——A case study llxx@
内容提要
• 本讲的目的：
– A big picture of computer system
• 嵌入式系统
– 了解SOPC的开发过程
Embedded Systems
• as electronic programmable sub-systems that are generally an integral part of a larger hetero-geneous system • Their market size is about 100 times the desktop market.
SOPC Builder 消息栏
HAL系统库
实验
• 实验一，门级设计，波形仿真
– 完成基本FPGA设计流程，并功能仿真。 – 参考“Quartus10教程-基本.doc”
• 实验二，基本嵌入式系统
– 设计一个计算机系统，并仿真调试
• CPU＋SRAM＋JTAG UART ＋“hello_world_small”
llxx@
Government/Military Electronics Other
4/87
嵌入式系统功能：实时控制
llxx@
5/87
嵌入式系统设计方法
• 嵌入式系统本身不具备自主开发能力
– 设计完成以后，用户通常也是不能对其中的程序功能进行 修改
• 交叉开发方法、工具和环境
硬件： 1. 创建一个Quartus Ⅱ工程 2. 创建Nios Ⅱ系统模块
① ② ③ ④ ⑤
软件： 启动Nios Ⅱ IDE； 建立新的软件工程，编写源程序；
启动SOPC Builder 添加CPU和外围器件 指定基地址 系统设置 生成系统模块
1. 编译工程； 2. 运行程序； 3. 调试程序； 4. 将程序下载到开发板上的Flash中。
• 2004年，Altera继推出CycloneⅡ和StratrixⅡ器件 系列后，又推出支持这些芯片的NiosⅡ嵌入式处 理器。
Nios Ⅱ系列处理器的特性
种类 32Bit指令集 CPU结构 32Bit数据总线和地址总线2G Byte寻址空间 32个通用寄存器 32个中断源 片内调试 定制指令 软件开发工具 基于边界扫描测试(JTAG)的调试逻辑，支持硬件断 点、数据触发以及片外和片内的调试跟踪 最多达到256个用户定义的CPU指令 NiosⅡIDE（集成开发环境） 基于GNU的编译器 硬件辅助的调试模块 特 性
Registers in the Interval Timer interface
Figure 11.6
Continued on the next slide
Figure 11.6 (continued)
Continued on the next slide
Figure 11.7
Continued on the next slide
– 参考“SOPC开发快速入门教程中文版.pdf”中第三章第三节的实验 一，但
• 无需加pll，无需关联FPGA引脚，无需program，无需build。 • 基于ISS仿真调试，无需开发板。