数字电路中竞争与冒险的讨论

探索组合逻辑电路的竞争冒险现象及消除方法探索组合逻辑电路的竞争冒险现象在组合逻辑电路中，当两个或多个数字信号在一个逻辑门的输入端同时到达时，它们可能会在输出端引发竞争冒险现象。

竞争冒险是一种反复变化的情况，它会导致逻辑门的输出错误，导致系统出现故障和数据的不稳定性。

竞争冒险通常发生在门的输入信号不同步的情况。

例如，当一个逻辑门的输入信号有较长的传输延迟时，就会发生竞争冒险现象。

竞争冒险现象包括两种类型：正竞争冒险和负竞争冒险。

正竞争冒险现象是指当两个或多个输入信号在一个逻辑门的输入端发生相等的变化时，输出信号经历一段时间后发生突变，随后又恢复到原始状态。

反之，负竞争冒险现象在输入信号发生变化时，输出信号开始反转，但在一段时间后突然又回到了原来的状态。

消除竞争冒险的方法1.增加延迟器：一个适当的延迟器可以将输入信号的时间稍微延迟，使得输入信号的“斜率”上升和下降不那么陡峭。

门可增加输入延迟管分量，来保持一致到达。

另外，在输出延迟管分量中引入等同或近似的延迟。

2.使用锁存器或触发器：锁存器或触发器可以消除竞争冒险。

它们允许信号在一段时间内维持稳定状态，从而消除竞争。

锁存器或触发器的初始状态是通过设定输入信号来实现的。

锁存器或触发器的一个典型应用是用于设置微处理器中的同步逻辑。

3.使用带有输入同步的片：带有输入同步的片可用于消除竞争冒险。

输入同步保持各种输入信号在一个稳定的电平上，直到其同步时钟到达。

同步片的输入同步机制允许输入信号在时钟边沿处被读取，比较突出。

4.使用逻辑修正电路：逻辑修正电路用于处理竞争冒险，使逻辑门产生正确的输出。

修正电路可解决所有类型的竞争问题。

它的作用是将输入信号延迟一个适当的时间，使得它们在逻辑门中被处理。

此外，逻辑修正电路还允许信号在特定间隔内保持稳定状态，以避免出现竞争。

总的来说，消除竞争冒险的方法包括增加延迟器、使用锁存器或触发器、使用带有输入同步的片和使用逻辑修正电路。

数字电路中“竞争－冒险”问题的教学设计杨杰;卢贵主【摘要】“竞争－冒险”是数字电路中一个重要的知识点。

由于“竞争－冒险”所引发的干扰信号存在时间极短，如果用传统的“静态”方式进行课堂教学，往往力不从心。

为此，设计了一套全新的讲课方案，以一个实例为主线，借助于Multisim仿真软件，通过现场修改、实时仿真，高度逼真地模仿出电路的实际运行情况，把“竞争－冒险”的成因及对策一一清晰地展现给学生。

接着，再进一步结合实例，借题发挥，温故知新，把许多重要知识点串通起来学习。

学生“身临其境”地参与到整个教学过程，可取得常规的多媒体技术无法比拟的实际效果。

%“Race-haza rd” is an important concept in the course of Digital Circuits .As there is a very short time for the ex-istence of interfering signals caused by “race-hazard”, it appears inadequate to use traditional “static” approach to classroom teach-ing.For this reason, we design a new lecture program by means of Multisim simulation software , with an example as a main line , that is, on-site changes, real-time simulation, highly realistic imitation of the actual operation of the circuit , and causes and coun-termeasur es of the“race-hazard” are clearly demonstrated to the students .In the latter part of the teaching content , by putting many important concepts in combination and in association by examples , students in“virtual reality” get involved in the teaching proce ss , and achieve the actual results which conventional multi-media technologies cannot match .【期刊名称】《东莞理工学院学报》【年(卷),期】2015(000)003【总页数】5页(P117-121)【关键词】教学设计;竞争-冒险;虚拟仿真【作者】杨杰;卢贵主【作者单位】东莞理工学院电子工程学院，广东东莞 523808;东莞理工学院电子工程学院，广东东莞 523808【正文语种】中文【中图分类】G642“竞争-冒险”是数字电路中特有的现象，它可能引起电路出现“莫名”的故障，是我们必须经常面对且较为隐蔽的问题。

毕业论文关于数字电路竞争-冒险现象的研究学专关于数字电路竞争-冒险现象的研究摘要:随着科学技术的发展,数字电路在实际应用中起到了举足轻重的作用,例如PLD、FPGA等。

本文介绍了竞争冒险的概念及产生的原因。

就数字电路中出现的竞争冒险问题及解决办法,从理论和实践的角度对其进行了总结归纳,并举例分析了判别竞争冒险的方法和消除方法,提出人们在分析设计数字电路时要根据不同的电路情况采用不同的分析、判别和消除方法。

在数字系统设计和调试中，常产生传输延迟、竞争冒险、毛刺干扰等问题，这是传统仪器和消除方法无法解决的，在这种情况下出现了适用于软、硬件分析的新的测试、消除竞争与冒险现象的方法。

准确的实现系统功能是每一个系统设计者追求的最终目标，面对越来越庞大的系统设计，设计者需要更加完善、准确地检测出竞争与冒险现象，这样才能保证设计的准确性。

本论文在对国内外有关竞争与冒险现象的发展现状的研究上，还进一步对冒险现象新的检测、消除技术和基于FPGA的虚拟逻辑分析仪进行了分析和研究。

关键词：竞争冒险，数字电路，检测技术，逻辑分析仪Research and Analysis on Race and Competition in Digital Circuit DesignAbstract：The digital circuits play a pivotal role in the practical application with the development of science and technology, For example, PLD, FPGA, etc. This paper proposes an experiment analysis on an enhanced algorithm of MVFDS. There are three part s in this paper, the first one is the introduction of features of the system, the second one is the process of experiment s which are conducted to verify the performance of the enhanced system. The third one is the conclusions and possible further improvements are discussed.Many problems are caused during designing or debugging the digital system，which include the transmission delay，the competition risk，the interference of burrs and so on. They can not be resolved by traditional instruments. In this situation，a new type of digital domain testing instrument named logic analyzer is made to analyze hardware and software，which can effectively solve these problems caused in the digital system. System evaluation is very important to a digital system designer. In order to complete a precise system, digital engineer should give the system evaluation as early as possible. This thesis has researched the virtual logic analyzer based on FPGA to let more users use it，which bases on researching virtual instrument technology，FPGA technology and USB interface.Key words：Race and Competition，Digital Circuit，Detection Technique，Logic Analyzer目录1 引言 (1)1.1课题背景 (1)1.2国内外的研究现状及发展趋势 (1)1.3本课题的任务及研究意义 (4)2 相关理论知识介绍 (5)2.1竞争与冒险的现象 (5)2.2竞争与冒险的分类 (5)3 组合逻辑电路竞争与冒险 (6)3.1组合电路中产生竞争冒险的原因和分析 (6)3.2组合逻辑电路中竞争冒险的消除方法 (7)4 时序逻辑电路竞争与冒险 (11)4.1时序逻辑电路中产生竞争冒险的原因和分析 (11)4.2时序逻辑电路中竞争冒险的消除方法 (13)5 可编程逻辑电路的竞争与冒险 (15)5.1可编程逻辑器件概述 (15)5.2FPGA的开发过程 (16)5.3FPGA器件中产生竞争冒险的原因和分析 (17)5.4FPGA中竞争与冒险的消除方法 (18)6 数字电路竞争与冒险的最新成果分析 (21)6.1关于数字电路检测、设计技术 (21)6.1.1 冒险检测技术与无冒险电路设计的研究意义 (21)6.1.2 冒险检测技术与无冒险电路设计的研究现状 (21)6.1.2 主要研究成果 (21)6.2关于竞争与冒险的检测仪器 (25)6.2.1 逻辑检测仪的研究意义 (25)6.2.2 逻辑检测仪的研究现状 (26)6.2.3 主要研究成果 (27)7 结论 (30)参考文献 (31)致谢 (33)1 引言1.1 课题背景随着计算机科学与技术突飞猛进地发展，用数字电路进行信号处理的优势也更加突出。

竞争与冒险竞争与冒险是数字电路中存在的一种现象。

由于元器件质量和设备工艺已达到相当高的水平，因而数字电路的故障往往是竞争与冒险引起的，所以要研究它们。

在一个复杂的数字电路的设计阶段，就完全预料电路中的竞争与冒险是困难的，有一些要通过实验来检查。

本节将说明组合数字电路中竞争与冒险的基本概念和确定消除它的一些基本方法。

3.5.1 竞争与冒险的基本概念如果一个数字电路从一个稳定状态转换到另一个稳定状态时，其中某个门电路的两个输入信号同时向相反方向变化，我们就称该电路存在竞争。

以前，因为没有考虑门电路的延迟，所以认为一个门的两个输入信号同时向相反方向变化，不应该影响逻辑门的输出。

对于图 3.46(a) 电路，当输入信号如图 3.46(b) 时，在门 G 4 的输入就出现了竞争。

由于没有考虑门的延迟，输出端P 4 的波形是符合真值表的规定的。

当考虑了门电路的延迟后，情况就不同了，见图 3.46(c) ，输出P 4 就出现了一个尖峰干扰。

图中t pd3 是逻辑门 G 3 的平均传输延迟时间；t pd4 是逻辑门 G 4 的平均传输延迟时间。

冒险是指数字电路中在某瞬间可能出现非预期信号的现象，也就是在某瞬间电路中出现的违背真值表规定的逻辑电平的情况，冒险也可以看成为一种过渡现象，一种干扰。

竞争的结果不一定都产生冒险，只是有可能产生冒险，竞争的结果产生冒险时称为竞争冒险。

数字电路的输入信号一般又称一次信号，数字电路输入级之后的信号一般称为二次信号，或中间变量。

一般约定，一次信号都是一个一个有节奏地变化，一次信号之间没有竞争。

一次信号和二次信号之间，二次信号和二次信号之间可能存在竞争。

3.5.2 冒险的分类冒险分为“ 0 ”态冒险和“ 1 ”态冒险。

3.5.2 .1 “ 0 ” 态冒险电路如图 3.47 (a) ，以与或型写出逻辑式A ，B 为输入信号，因为是一次信号，所以假设A ，B 按图 3.48 的规律变化，并假设与非门G 1 的动作速度比与非门G 2 的动作速度慢。

论逻辑电路中的竞争与冒险现象摘要本文对逻辑电路中的竞争与冒险现象产生的原因、险象的分类和判断及消除方法进行了较全面的认识和论述。

对竞争与冒险现象在逻辑电路中的广泛性进行了讨论，对逻辑电路在时序匹配和电路结构上，与电路功能之间的矛盾和不合理性，用时空观进行了初探的同时，对险象提出了一分为二的处理方法。

关键词逻辑电路；竞争；险象一、引言在讨论逻辑电路，特别是组合电路时，常常为了分析问题的方便，没有考虑信号传输中的时延问题；或者只考虑了静态过程和稳态输出。

实际上，信号经过任何逻辑门和导线都会产生时间延迟，这就使得当电路所有输入达到稳定状态时，输出并不是立即达到稳定状态，而有一个过渡过程（或暂态），严重时还可能有尖峰脉冲，俗称“毛刺”产生。

一般来说，延迟时间对数字系统是一个有害的因素。

例如，使得系统操作速度下降，引起电路中信号的波形参数变坏，以及产生竞争冒险现象引起错误输出等问题。

下面对后一个问题进行讨论。

二、竞争现象与险象的产生（一）竞争的概念与类型逻辑电路中各条路径上延迟时间的长短，不仅与信号经过的门的级数和具体逻辑门的时延大小有关，还与导线的长短有关，因此，输入信号经过不同路径到达输出端的时间有先有后，这种现象称为竞争现象。

1.竞争：由于延迟时间的影响，使得输入信号经过不同路径到达输出端的时间有先有后，这一现象称为竞争。

通常，可以更广义地把竞争理解为多个信号到达某一点有时差的现象。

2.竞争的类型：根据竞争结果引起错误输出信号与否，竞争可以分为两种类型：（1）非临界竞争——不产生错误输出的竞争称为非临界竞争；（2）临界竞争——导致错误输出的竞争称为临界竞争。

（二）险象定义、分类1.险象定义：由竞争导致的错误输出信号的现象，叫冒险现象，即险象。

在组合电路中的险象是一种瞬态现象，它表现为在输出端产生不应有的尖脉冲，暂时地破坏正常逻辑关系。

一旦瞬态过程结束，即可恢复正常逻辑关系。

2.险象的分类：（1）在组合电路中的险象可分为静态险象和动态险象。

探索组合逻辑电路的竞争冒险现象及消除方法随着电子技术的不断发展和应用，组合逻辑电路作为数字电路中最简单的一种电路，在电子设备中应用广泛。

然而，在实际应用中，我们常常会遇到一些竞争冒险的问题。

那么，究竟什么是竞争冒险呢？它又是如何产生的呢？如何消除这种现象呢？下面就来一一解答。

一、竞争冒险的定义竞争冒险（Race Hazard）是指输入信号有多条路径到达输出端，而输出信号的正确性与哪条输入路线先到达输出端有关的一种现象。

简而言之，竞争冒险就是同一信号在不同的路径上到达目的地的时间不同，导致信号的正确性无法得到保证。

二、竞争冒险的产生原因竞争冒险通常是在异步电路中产生的。

异步电路是一种没有时钟信号的电路。

因为没有时钟信号控制，异步电路的输入信号会在任何时间到达电路中。

如果异步电路的不同信号路径的延时不相等，就会产生竞争冒险。

三、竞争冒险的消除方法为了消除竞争冒险，我们有以下几种方法：1.插入缓冲器插入缓冲器是一种最基本的解决竞争冒险问题的方法。

在信号到达目的地之前，可以在较长的信号路径中插入缓冲器，使延时较短的信号路径延迟与较长的信号路径相同的时间，达到信号的同步。

2.加强约束条件加强约束条件也可以消除竞争冒险的问题。

在设计电路的时候，我们可以设置更为严格的约束条件，使得各个信号路径的延迟时间尽量相近，从而避免产生竞争冒险。

3.优化电路结构优化电路结构也可以解决竞争冒险的问题。

我们可以在电路设计过程中尽量避免存在长短不一的信号路径，或者在架构设计时就考虑到延迟问题，在电路结构设计时保持信号路径相对简单结构，减少信号传输延迟时间。

总之，竞争冒险是组合逻辑电路中不可避免的现象，我们应该在电路设计与实现中充分考虑其存在，采取相应的措施来消除竞争冒险带来的风险和影响。

数字电路中竞争冒险现象的分析与研究作者：吴炎波邓冠群来源：《科技创新导报》 2011年第22期吴炎波邓冠群(华中师范大学信息技术系湖北武汉 430079)摘要:竞争冒险是数字电路中特有的现象,该现象主要于器件的延时造成的。

在对组合逻辑电路进行设计时,人们通常会忽视这个问题,导致逻辑上准确无误,实际调试时却得到了错误结果的现象。

本文在对竞争冒险产生的原因、判断方法分析的基础上,辩证的提出了不同情况下消除竞争冒险的可行方法,并总结了实际应用中的竞争冒险的敏感度问题。

关键词:竞争冒险尖峰脉冲卡诺图中图分类号:TN791 文献标识码:A 文章编号:1674-098X(2011)08(a)-0009-01信号经过逻辑门电路都需要一定的时间,由于各个门电路延迟时间的差异,或者不同路径上门电路的级数不同,因此,信号从不同的路径、经过不同的门电路到达输出端时,电路在输入信号变化的瞬间,可能与稳态下的逻辑功能不一致,输出端出现一些不正确的尖峰脉冲(毛刺)。

当一个逻辑门的两个输入端信号同时向相反方向变化,而变化的时间有差异的现象,称为竞争,由竞争产生出干扰脉冲的现象称为冒险。

如果说电路中存在竞争冒险,并不等于一定有干扰脉冲产生,在设计时,既不可能知道传输路径和门电路传输时间的准确数值,也无法知道各个波形上升时间和下降时间的微小差异,只能说有产生干扰脉冲的可能性,这就是冒险一词的具体含义。

1 竞争冒险的判断1.1 代数法代数法紧扣竞争冒险最基本的定义,在n个变量的逻辑表达式中,在一定条件下,表达式可以化简为或的形式,就可以判断该电路存在竞争冒险。

1.2 卡诺图法从逻辑表达式的卡诺图上观察,如果有两个卡诺圈相切,则必然存在竞争冒险。

需要注意的是,判断是否相切时,必须考虑卡诺图的循环相邻特性,即最左边的列与最右边的列是相邻的,最上面的行与最下面的行也是相邻的。

1.3 仿真法和实验法代数法和卡诺图法都比较简单,但不适用于多个变量输入的情况,因此可以采用计算机软件仿真法来判断,例如Multisim、MAX+plusll等软件都能有效地检测出电路中存在的竞争冒险现象。

实验1 基本逻辑测试
一、实验目的与要求
1.观察组合逻辑电路中的竞争与冒险现象。

2.了解消除冒险的方法.
3.学会使用双踪示波器或逻辑分析仪观察组合电路的输入输出波形图。

二、预习与准备
1.EWB的基本运用。

2. 与、或、非基本逻辑关系。

3. 电路设计。

三、实验内容
1.使用EWB软件画出相应电路图
2. 使用双踪示波器或逻辑分析仪观察电路的输入输出波形图
四、实验过程与结果记录
用与非门实现如下逻辑函数，并观察是否存在冒险现象
五、实验总结与体会
首先就是对于冒险有了更深的体会，即：两个输入信号同时向相反方向的逻辑电平跳变的现象（即一个由1- > 0，另一个从0 -> 1），称为竞争。

因竞争导致在输出端可能产生尖峰脉冲的现象，称为冒险。

通俗一点的说，信号由于经由不同路径传输达到某一汇合点的时间有先有后的现象，就称之为竞争，由于竞争现象所引起的电路输出发生瞬间错误的现象，就称之为冒险。

竞争表现在输出波形上，则是出现0电平或者1电平的尖峰，称“毛刺”。

其次，在本次实验过程中也学会了使用EWB软件绘制相应的电路图，增长了自己的知识面。

1。

数字电路⾥的竞争冒险如何判断？冒险是由变量的竞争引起的。

冒险⼜分为逻辑冒险和功能冒险。

逻辑冒险的判断⽅法有两种：1. 代数法：在逻辑函数表达式中，若某个变量同时以原变量和反变量两种形式出现，就具备了竞争条件。

去掉其余变量（也就是将其余变量取固定值0或1），留下有竞争能⼒的变量，如果表达式为 F=A+A~(因为上横杠打不出来，故⽤A~表⽰A的反变量，下同），就会产⽣0型冒险（F应该为1⽽实际却为0）；如果表达式为 F=AA~,就会产⽣1型冒险。

例—：表达式 F=AB+CB~,当A=C=1时，F=B+B~，在B发⽣跳变时，可能出现0型冒险。

2. 卡诺图法：将函数填⼊卡诺图，按照函数表达式的形式圈好卡诺圈。

A\BC 00 01 11 100 0 0 0 11 0 1 1 1F=AC+BC~的卡诺图（将101和111的1圈⼀起，010和110的1圈⼀起）通过观察发现，这两个卡诺圈相切。

则函数在相切处两值间跳变时发⽣逻辑冒险。

（前提是这两个卡诺圈没有被其他卡诺圈包围）功能冒险的判断：功能冒险是当多个输⼊信号同时变化的瞬间，由于变化快慢不同⽽引起的冒险。

卡诺图法：依然⽤上⾯的卡诺图，按同样函数圈好。

F=AC+BC~中，ABC从111变为010时，A和C两个变量同时发⽣了跳变，若A先变化，则ABC的取值出现了过渡态011，由卡诺图可以知道此时函数输出为0，然⽽ABC在变化的前后的稳定状态输出值为1，此时就出现了0型冒险。

这种由过渡态引起的冒险是由于电路的功能所致，因此成为功能冒险。

综合逻辑冒险和功能冒险：-例- ：F=CD+BD~+AC~,⾃⼰画及圈卡诺图，可以发现信号ABCD从0100变化到1101可能存在0型功能冒险，不存在逻辑冒险。

从0111变化到1110不存在功能冒险，⽽可能存在逻辑冒险。