基于Artix-7 FPGA的异步高速串行通信IP设计

基于FPGA的串口通信设计学号：姓名：班级：指导教师：电子与控制工程学院一、串行通信系统1.1概述在计算机系统和微机网络的快速发展领域里串行通信在数据通信及控制系统中得到广泛的应用。

UART Universal AsynchronousReceiver Transmitter控制系统中广泛使用的一种全双工串行数UART的全部功能。

只需将其核心功能集成即可。

波特率发生器、接收器和发送器是UART利用Verilog-HDL语言对这三个功能模块进行描述并加以整合UART是广泛使用的串行数据传输协议。

UART允许在串行链路上进行全双工的通信。

串行外设用到RS232-C UART实现。

如8250、8251、NS16450等芯片都是常见的UART如FIFO有时我们不需要使用完整UART的功能和这些辅助功能。

或者设计上用到了FPGA/CPLD器件那么我们就可以将所需要的UART功能集成到FPGA内部。

使用VHDL或Veriolog -HDL将UART的核心功能集成从而使整个设计更加紧凑、稳定且可靠。

本文应用EDA FPGA/CPLD器件设计与实现UART。

通信指人与人或人与自然之间通过某种行为或媒介进行的信息交流与传递从广义上指需要信息的双方或多方在不违背各自意愿的情况下无论采用何种方不同的环境下有不同的解释在出现电波传递通信后通信(Communication)被单一解释为信息的传递是指由一地向另一地进行信息的传输与交换其目的是传输消息。

然而通信是在人类实践过程中随着社会生产力的发展对传递消息的要求不断提升使得人类文明不断进步。

在各种各样的通信方式中利用“电”来传递消息的通信方法称为电信(Telecommunication)1.2串行通信简介计算机与计算机，计算机与外部设备进行数据交换也称为通信，一般有两种方式并行通信和串行通信。

信息的各位数据被同时传送的通信方法是并行通信并行通信依靠I/O接口来实现。

并行通信中数据有多少位就需要多少条信号传输线。

基于Xilinx FPGA高速串行接口设计与实现摘要由于时钟抖动，扭曲，队列同步和串扰噪声和各种非理想因素,进一步完善面临巨大的挑战并行传输率。

因此，串行传输,已成为高速数据传输系统在深亚微米主要选择。

在串行传输系统为了实现高速信号传输，并可节约电能和降低成本，数据更倾向于使用低摆幅模式,LVDS和CML是低电压,小的摆动，差分信号的串行传输方式，所以它被广泛地应用于PCI.快递网络物理层和高速度SERDES电路。

但这个标准的LVDS传输率只能达到3Gbps,以实现独立设计以满足5Gbps的要求及以上的高速PCI。

表达应用，本文研究了伪标准的LVDS 121（PLVDS）和CML的启动界面的设计研究.基于传输信号的理论，非理想因素和传输线的行为的信号完整性分析；提出了考虑高速串行传输系统的电路级和版图级设计；在PLVDS结束与CML收发器电路的设计，并提出了改进方案。

其中，无歪斜单端差挠度问题提高plvds收发电路，电路的性能与加速管的改进；电平转换电路的信号快速切换到低水平的高水平，没有后续电路的调整,因此,延时小；双共模反馈电流开关电路的共模电平的控制，另一个环控制输出摆幅，输出更稳定；微分预加重技术使驱动能力强、降低码间干扰。

用于CML收发器的若干关键技术，有源负反馈技术和有源电感技术不仅可以有效地扩大信号的带宽，而且可以提高电路，电路的性能，降低了电路的功耗，减少了芯片的面积；均衡技术是有效减少传输线效应符号间干扰所引起的信号失真,提高信号质量。

同时也采用三级结构的樱桃。

胡珀限幅放大器电路,均衡电路进一步放大到比较器输出低摆幅信号可以识别的电压幅值.在本文中,0。

131cm CMOS技术实现两个PCI.表达物理层PLVD和CML高速串行数据传输接口的基础上.仿真结果表明，两种接口电路的传输速率高达5Gbps,完全符合PCI Express表示应用要求。

主题词：PLVDS，CML，预加重，均衡，有源负反馈，电压比较器,失效保护Design and implementation of high-speed serial interface based on XilinxFPGAAbstractDue to clock jitter，skew，queue synchronization and crosstalk noise and various non—ideal factors, parallel transmission rate to further improve the face enormous challenges。

通信原理基于创龙DSP+FPGA TMS320C665x，FPGA端基于Xilinx Artix-7处理器简介1DSP+FPGA TMS320C665x + Xilinx Artix-7开发板简介集成TL665x-EasyEVM开发板（DSP端）+ TL-A7HSAD采集卡（FPGA端）；DSP端基于TI KeyStone C66x多核定点/浮点DSP TMS320C665x，单核TMS320C6655和双核TMS320C6657管脚pin to pin兼容，FPGA端基于Xilinx Artix-7处理器；TMS320C665x主频为1.0/1.25GHz，单核运算能力高达40GMACS和20GFLOPS，包含2个Viterbi协处理器和1个Turbo协处理解码器，每核心32KByte L1P、32KByte L1D、1MByte L2，1MByte多核共享内存，8192个多用途硬件队列，支持DMA传输； FPGA芯片为XC7A100T-2FGG484I，逻辑单元101K个，DSP Slice 240个；FPGA采集卡支持双通道250MSPS*12Bit高速高精度ADC，一路175MSPS*12Bit高速高精度DAC，满足多种数据采集需求，同时支持CameraLink输入输出、VGA输出等拓展模块；DSP开发板支持千兆网口，可接工业网络摄像机，同时支持uPP、EMIF16、I2C、SPI、UART、McBSP等常见接口；开发板DSP端与FPGA端通过I2C、PCIe、SRIO等通讯接口连接，其中PCIe、SRIO每路传输速度最高可达到5GBaud。

图 1 开发板正面图图 2 开发板斜视图1图 3 开发板斜视图2图 4 DSP开发板正面图图 5 FPGA采集卡正面图广州创龙基于TI设计的TL665xFI-EasyEVM是一款DSP+FPGA高速大数据采集处理架构，适用于高端图像处理、高速大数据传输和音视频等大数据采集处理领域。

采用Artix-7 XCA75T FPGA的高速多通道数字转换器近日，Spectrum InstrumentaTIon公司推出了一款新的基于M2p 平台以及59xx 模块的高速多通道数字转换器，主芯片采用赛灵思公司的ArTIx-7 XCA75T FPGA。

XCA75T FPGA是7系列ArTIx-7低端FPGA的一个中型产品，基于台积电的28nm工艺，片上拥有75,520个逻辑单元，支持16路6.6GB/s的收发器，在软件定义无线电、机器视觉照以及低端无线回传方面有广泛应用。

根据公司的发布，M2p PCIe平台板将成为公司所有未来产品的基础，初始推出的13种M2p.59xx数字化板卡可以提供三种不同的采样率，分别为20,40,80或125M采样/ 秒，带有1,2,4或8个16位模拟输入通道（每个通道具有独立的模数转换ADC），新的59xx模块系列中都带有一个或两个Mezzanine夹层模块。

还有1Gbyte的板载SDRAM能够存储512M采样（几秒钟的数字化信号实时存储）。

该模块化设计立即在该产品系列中创建20个新的数字化转换器。

另一个名为star-Hub的Mezzanine夹层板允许您同步多达十六个M2p.59xx数字转换器板卡。

Spectrum InstrumentaTIon首席技术官Oliver Rovini表示：...新的单元将取代我们现有的12,14和16位模块，为我们现有的客户提供了一条简单的具有很多技术优势的升级路径。

更多的基于M2p PCIe平台的产品将于明年发布，除了高速模拟信号数字转换器之外，还可能包括1-4个通道的AWG（任意波形发生器）和数字I / O板。

新的数字转换器板卡系列的目标应用包括超声波，激光雷达，雷达，汽车和大型物理实验环境。

板载Artix-7 FPGA可以实现M2p板的PCIe Gen1 x4接口，夹层板接口以及多种智能采集模式包括分段采集的多重记录，针对特定时间采集的门采样以及结合了图表记录器的ABA 模式和快速采集模式。

Xilinx Artix-7系列FPGA 高速采集卡中文资料双通道250MSPS*12Bit高速高精度ADC，一路175MSPS*12Bit高速高精度DAC，满足多种数据采集需求；支持PCI Express 2.0标准，提供PCIe x2高速数据传输接口，单通道通信速率可高达5GBaud；FPGA芯片XC7A35/50/75/100T可选，DDR3-1333 256MB/512MB可选，NOR FLASH 256Mb；支持千兆高速网口及I2C等常见接口，拓展能力强；配有板卡原理图和丰富的开发例程，入门简单。

图1 TL-A7HSAD采集卡图2TL-A7HSAD采集卡接口1图3TL-A7HSAD采集卡接口2图4TL-A7HSAD采集卡接口3图5TL-A7HSAD采集卡接口4TL-A7HSAD是一款由广州创龙基于Xilinx Artix-7系列FPGA自主研发的高速数据采集卡，可配套广州创龙TMS320C6655、TMS320C6657、TMS320C6678开发板使用。

该采集卡包含一个双通道250MSPS*12Bit的高速高精度ADC及一个175MSPS*12Bit 高速高精度DAC，配备Xilinx Artix-7系列FPGA可进行高速数据转换和时序控制。

TL-A7HSAD高速数据采集卡完全支持PCI Express 2.0标准，提供工业级高速数据传输PCIe x2接口，串行高速输入输出SRIO总线通过HDMI接口提供稳定、可靠的高速传输能力.1典型运用领域✓高速数据采集处理系统✓高端图像处理设备✓高端音视频数据处理✓通信系统✓高精度仪器仪表✓高端数控系统2软硬件参数硬件参数图6TL-A7HSAD采集卡硬件框图图7 采集卡硬件资源图解1图8 采集卡硬件资源图解2表1CPU Xilinx Artix-7 XC7A35/50/75/100T FPGARAM 256Mbit NOR FLASHROM 2x 128M/256MByte DDR3EEPROM 2Kbit网络1x Ethernet，10/100/1000M自适应LED2x 供电指示灯3x 可编程指示灯按键2x 复位按键（FULL RESET、PROGRAM RESET）2x 用户可编程按键ADC 双通道，1.8Vp-p，12bit，最高250MHz采样率，LVDS信号输出DAC 175MHz，12bit，最大输出电流5mAXADC 双通道，12bit，1MHz，1.25Vp-p拓展IO 1x SRIO TX，1x SRIO RX，2通道，单通道最高速率5GBaud，HDMI座1x （PCIe x2）2x 48pin欧式连接器，GPIO拓展1x I2C，HDMI座仿真器接口1x 14pin TI Rev B JTAG接口，间距2.54mm启动方式1x 2bit启动方式选择拨码开关串口1x UART，Micro USB接口，提供4针TTL电平测试端口电源开关1x 电源拨码开关电源接口1x 12V 2A直流输入DC417电源接口，外径4.4mm，内径1.65mm 软件参数表 2Vivado版本号2015.23开发资料●采集卡原理图、入门教程、丰富的Demo程序；●完整的软件开发包，以及配套的C66x DSP系统开发文档。

基于FPGA实现异步串行通信作者：田乐张勇来源：《现代电子技术》2013年第13期摘要：为了适应全数字化自动控制更加广泛的应用，采用现场可编程门阵列（FPGA）对异步串行通信控制器（UART）进行多模块的系统设计的方法，使串口通信的集成度更高。

对UART系统结构进行了模块化分解，可分为三个模块： FPGA波特率发生器控制模块、FPGA 数据发送模块及数据接收模块。

采用Verilog语言描述硬件功能，利用Xilinx公司的FPGA芯片，在Xilinx ISE Design Suite 13.4环境下进行设计、编译、综合、下载。

采用第三方仿真工具ModelSim进行模拟仿真。

关键字： FPGA； UART；多模块； Verilog； Xilinx ISE中图分类号： TN911⁃34 文献标识码： A 文章编号： 1004⁃373X（2013）13⁃0071⁃03 Realization of asynchronous serial communication based on FPGATIAN Le1， ZHANG Yong2（1. School of Electronic and Information，Xi’an Polytechnic University，Xi’an 710048，China；2. Xinjiang Xinhua energy R & D center in Xi’an Electric Co.， Ltd.，Xi’an 710304，China）Abstract： In order to adapt to the widely applications of full digital automatic control， a multi⁃module system is designed with FPGA for UART， to make the integration level of the serial communication higher. The UART system structure is discomposed into three modules： FPGA baud rate generator control module， FPGA data sending module and the data receiving module. The hardware functionality is described by Verilog language. By using FPGA chip of Xilinx， the design， compiling， synthesis and download could be completed in Xilinx ISE Design Suite 13.4 environment. The simulation is conducted by ModelSim.Keywords： FPGA； UART； multi⁃module； Verilog； Xilinx ISE异步串行通信（UART）是一种广泛应用的串行数据传输协议，UART[1⁃3]的要求是传输线少，可靠性高而且传输距离远。

基于FPGA实现异步串行通信佚名【摘要】为了适应全数字化自动控制更加广泛的应用，采用现场可编程门阵列（FPGA）对异步串行通信控制器（UART）进行多模块的系统设计的方法，使串口通信的集成度更高。

对UART系统结构进行了模块化分解，可分为三个模块：FPGA波特率发生器控制模块、FPGA数据发送模块及数据接收模块。

采用Verilog语言描述硬件功能，利用Xilinx公司的FPGA芯片，在Xilinx ISE Design Suite 13.4环境下进行设计、编译、综合、下载。

采用第三方仿真工具ModelSim进行模拟仿真。

%In order to adapt to the widely applications of full digital automatic control,a multi⁃module system is designed with FPGA for UART,to make the integration level of the serial communication higher. The UART system structure is discom⁃posed into three modules:FPGA baud rate generator control module,FPGA data sending module and the data receiving mod⁃ule. The hardware functionality is described by Verilog language. By using FPGA chip of Xilinx,the design,compiling,synthe⁃sis and download could be completed in Xilinx ISE Design Suite 13.4 environment. The simulation is conducted by ModelSim.【期刊名称】《现代电子技术》【年(卷),期】2013(000)013【总页数】3页(P71-73)【关键词】FPGA;UART;多模块;Verilog;Xilinx ISE【正文语种】中文【中图分类】TN911-34异步串行通信（UART）是一种广泛应用的串行数据传输协议，UART[1-3]的要求是传输线少，可靠性高而且传输距离远。