数字频率计

  • 格式:doc
  • 大小:252.50 KB
  • 文档页数:8

大庆石油学院课程设计
2008年7月19日
大庆石油学院课程设计任务书
课程低频与数字电路课程设计
题目数字频率计的设计
专业电子信息工程姓名郭永吉学号060901140226
主要内容、基本要求、主要参考资料等
主要内容:
设计一个数字频率计,测量频率范围:1~100kHz。

频率的LED数字显示。

测量信号方波峰峰值3~5V。

基本要求:
1.画出数字频率计的结构框图。

2.画出系统原理电路图。

3.用MULTISIM进行仿真实验。

4.按要求完成课程设计报告,交激光打印报告和电子文档。

主要参考资料:
[1] 阎石.数字电子技术基础[M].北京:高等教育出版社,2001.
[2] 彭介华.电子技术课程设计指导[M].北京:高等教育出版社,1997.
[3]孙梅生.电子技术基础课程设计[M].北京:高等教育出版社,1998.
[4]高吉祥.电子技术基础实验与课程设计[M].北京:电子工业出版社,2002.
完成期限
指导教师
专业负责人
年月日
一、技术任务指标
设计一个数字频率计,测量频率范围:1~100kHz。

频率的LED 数字显示。

测量信号方波峰峰值3~5V。

二、总体设计思想
1.基本原理
数字频率计的主要功能是测量周期信号的频率。

频率是单位时间(1 s)内信号发生周期变化的次数。

如果我们能在给定的1 s或0。

1s时间内对信号波形计数,并将计数结果显示出来,就能读取被测信号的频率。

2.系统框图
三、具体设计
1)时钟脉冲
采用555定时器产生一个基准时间,以便下一步分做参数。

2)分频器
分频器的作用是为了获得1 s的标准时间。

电路首先对100 Hz信号进行100分频,得到周期为1 s的脉冲信号,然后再进行二分频得到占空比为50%、脉冲宽度为1 s的方波信号,由此获得测量频率的基准时间。

利用此信号去打开与关闭控制门,可以获得在1 s 时间内通过控制门的被测脉冲的数目。

对100 Hz全波整流输出信号分频,百进制计数器采用两个74160组成用以获得百赫兹以内的脉冲。

当计数器输出为二进制数1100100(十进制数为100)时,计数器异步清零,实现一百进制计数。

为了获得稳定的分频输出,清零信号与输入脉冲“与”后再清零,使分频输出脉冲在计数脉冲为低电平时能保持一段时间(10 ms)的高电平。

电路中采用双JK触发器74HC109中的一个触发器组成T′触发器。

它将分频输出脉冲整形为脉宽为1s、周期为2s的方波。

从触发器Q端输出的信号加至控制门,确保计数器只在1 s的时间内计数。

从触发器Q端输出的信号作为数据寄存器的锁存信号
3)控制门
控制门用于控制输入脉冲是否送计数器计数。

它的一个输入端接标准秒信号,另一个输入端接被测脉冲。

控制门可以用与门或或门来实现。

当采用与门时,秒信号为正时进行计数; 当采用或门时,秒信号为负时进行计数。

4)计数器
计数器的作用是对输入脉冲计数。

根据设计要求,最高测量频率
为100000 Hz,应采用6位十进制计数器。

可以选用现成的十进制集成计数器。

频率计数器由两块双十进制计数器74HC4518组成。

计数器受控制门控制,每次计数只在JK触发器Q端为高电平时进行。

当JK触发器Q端跳变至低电平时,Q端由低电平向高电平跳变,此时,8D锁存器74HC374(上升沿有效)将计数器的输出数据锁存起来送显示译码器。

计数结果被锁存以后,即可对计数器清零。

由于74HC4518为异步高电平清零,所以将JK触发器的Q同100 Hz脉冲信号“与”后的输出信号作为计数器的清零脉冲,由此保证清零是在数据被有效锁存一段时间(10 ms)以后再进行。

5)锁存器
在确定的时间(1 s)内计数器的计数结果(被测信号频率)必须经锁定后才能获得稳定的显示值。

锁存器通过触发脉冲的控制,将测得的数据寄存起来,送显示译码器。

锁存器可以采用一般的8位并行输入寄存器,为使数据稳定,最好采用边沿触发方式的器件。

6)显示译码器与数码管
显示译码器的作用是把用BCD码表示的十进制数转换成能驱动数码管正常显示的段信号,以获得数字显示。

显示译码器的输出方式必须与数码管相匹配。

显示译码器采用与共阴数码管匹配的CMOS电路74HC4511,4个数码管采用共阴方式,以显示4位频率数字,满足测量最高频率为9999 Hz的要求。

四、结论
通过这次实践,各个参数正确,此电路可行,经过仿真,现象正确。

五、附录
1.原理图
DS1DS2DS3DS4
2.仿真图
3.元件清单
大庆石油学院课程设计成绩评价表
指导教师:年月日。