下载文档原格式
EDA课程报告班级：学号姓名：专业：机械设计制造及其自动化指导教师：2016年11月目录实验一 3-8译码器 (1)一、实验目的…………………………………………………………………………二、实验硬件要求……………………………………………………………………三、实验电路连线与实验结果………………………………………………………四、原理图法…………………………………………………………………………五、 3-8译码器的文本描述…………………………………………………………六、真值表……………………………………………………………………………七、软件仿真结果……………………………………………………………………实验二扫描显示电路驱动设计………………………………………一、实验目的…………………………………………………………………………二、实验硬件要求……………………………………………………………………三、实验步骤…………………………………………………………………………四、实验电路连线与实验结果………………………………………………………五、数码管译码器的文本描述与仿真………………………………………………六、分频器的文本描述与仿真………………………………………………………七、片选模块文本描述与仿真………………………………………………………八、顶层设计…………………………………………………………………………实验三全减器的设计…………………………………………………一、实验目的…………………………………………………………………………二、实验硬件要求：…………………………………………………………………三、实验电路连线与实验结果………………………………………………………四、方法一（原理图法）……………………………………………………………五、方法二（半减器原理图例化法）………………………………………………六、方法三（文本输入法）…………………………………………………………七、方法四（文本输入与原理图结合法）…………………………………………实验一 3-8译码器一、实验目的：通过一个简单的3—8译码器的设计，掌握逻辑电路的设计方法。
单元一教学设计教学内容：单元一EDA技术学习任务1 EDA技术一、认识课程二、认识EDA技术三、认识EDA技术的基本特征学习任务2 可编程逻辑器件芯片一、认识可编程逻辑器件二、CPLD基本结构三、FPGA基本结构四、Altera公司的可编程逻辑器件汇报总结评价与考核教学设计与建议教学设计：通过学习和查阅资料了解EDA技术，了解EDA技术的基本特征，并熟悉可编程逻辑器件的种类。
了解CPLD和FPGA基本结构，熟悉Altera公司的可编程逻辑器件。
教学建议：建议学生查找EDA技术发展与可编程逻辑器件应用相关资料，进行总结制作PPT,并进行汇报。
知识目标：1．了解EDA技术2．了解EDA技术的基本特征3．了解可编程逻辑器件的种类4．了解CPLD基本结构5．了解FPGA基本结构6．了解Altera公司的可编程逻辑器件教学重点及难点：教学重点：可编程逻辑器件种类教学难点：熟悉Altera公司的可编程逻辑器件教学载体与资源：教学资源：教材、PPT、实训室、多媒体设备。
教学方法建议：讲授与讨论相结合，查阅资料总结汇报。
教学过程：1.下达任务和要求2. 教师带领学生共同解析任务3.学生展开讨论4.学生查阅资料5. 总结汇报考核评价：1．根据知识掌握情况评价2．根据资料查找能力和小组汇报情况评价教学板书：任务1：EDA技术认识课程1．EDA技术是什么？2．为什么学习EDA技术？3．EDA技术学什么？4．EDA技术怎么学？相关知识1．认识EDA技术EDA（Electronic Design Automation，电子设计自动化）技术是帮助电子设计工程师在计算机上完成电路的功能设计、逻辑设计、性能分析、时序测试直至PCB（印制电路板）的自动设计等。
2．认识EDA技术的基本特征（1）“自顶向下”设计方法（2）硬件描述语言（3）逻辑综合和优化（4）开放性和标准化（5）库的引入讨论任务2：可编程逻辑器件芯片任务分析及任务目标相关知识1．认识可编程逻辑器件（1）可编程逻辑器件的分类简单可编程逻辑器件、复杂可编程逻辑器件、现场可编程门阵列（2）可编程逻辑器件的主要特点（3）可编程逻辑器件的基本结构2．CPLD基本结构3．FPGA基本结构4．查找Altera公司的可编程逻辑器件信息汇报总结评价与考核单元二教学设计教学内容：单元二可编程逻辑器件的设计与开发学习任务1 了解可编程逻辑器件的设计流程和开发环境一、可编程逻辑器件的设计流程二、可编程逻辑器件的开发环境学习任务2 QuartusⅡ软件基本菜单一、Quartus Ⅱ软件安装和启动二、Quartus Ⅱ软件的用户界面学习任务3 QuartusⅡ原理图输入设计一、基本设计步骤二、原理图设计汇报总结评价与考核教学设计与建议教学设计：通过学习和查阅资料了解可编程逻辑器件的设计，了解可编程逻辑器件的设计流程和开发环境，并熟悉QuartusⅡ软件基本菜单。
一、课程名称：EDA技术实验二、教材名称:《EDA技术使用教程》，潘松等编著。
三、本课程教学目的、要求：介绍EDA的基本知识、常用的EDA工具的使用方法和目标器件的结构原理、VHDL 设计输入方法（图形和文本）、VHDL仿真、VHDL的设计优化等。
EDA技术作为重要的专业课程，其实践性强。
在教学时要注重理论和实践的紧密结合，通过大量上机操作，使学生掌握VHDL的基本结构和编程思想。
实验1 原理图输入方法及8位全加器设计（4课时）1) 实验目的：熟悉利用MAX+plusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行电子电路设计的详细流程。
2) 实验报告要求：详细叙述8位加法器的设计流程；给出各层次的原理图及其对应的仿真波形图；给出加法器的延时情况。
3) 实验步骤：（1）设计一个一位半加器。
步骤1：输入设计项目和存盘步骤2：输入半加器元件：步骤3：将项目设置为工程文件步骤4：选择目标器件并编译步骤5：时序仿真步骤6：包装元件入库选择菜单“File”→“Open”，在“Open”对话框中选择原理图编辑文件选项“Graphic Editor Files”，然后选择h_adder.gdf，重新打开半加器设计文件，然后选择如图4-5中“File”菜单的“Create Default Symbol”项，将当前文件变成了一个包装好的单一元件(Symbol)，并被放置在工程路径指定的目录中以备后用。
（2）利用半加器组成一个一位全加器，并记录仿真结果。
（3）利用全加器组成一个八位全加器，并记录仿真结果。
实验二简单组合电路和时序电路设计（4课时）一、实验目的：熟悉Max+plusⅡ的VHDL文本设计流程全过程，学习简单组合电路和时序电路的设计和仿真方法。
二、实验内容1：首先利用MAX+plusⅡ完成2选1多路选择器和一位全加器的文本编辑输入和仿真测试等步骤，给出仿真波形，验证本项设计的功能。
eda技术实训课程设计一、课程目标知识目标：1. 理解EDA技术的基本概念、原理及其在电子设计中的应用；2. 掌握EDA工具的使用方法，如原理图绘制、印制电路板(PCB)设计等；3. 学会利用EDA技术进行简单电路系统的设计、仿真与验证；4. 了解EDA技术的发展趋势及其在现代电子工程领域的地位和作用。
技能目标：1. 能够使用EDA工具完成原理图绘制、PCB布线等基本设计任务；2. 培养学生运用EDA技术解决实际电子工程问题的能力；3. 提高学生的团队协作能力和沟通能力，通过项目实训，掌握项目管理和时间规划技巧；4. 培养学生独立思考和创新能力，能够针对特定需求提出电子设计方案。
情感态度价值观目标：1. 培养学生对电子设计的兴趣，激发学习热情，树立良好的学习态度；2. 增强学生的实践操作能力，培养勇于尝试、善于克服困难的品质；3. 培养学生的创新意识和团队精神，提高职业素养，为未来从事电子工程设计奠定基础；4. 强化学生的环保意识，认识到电子设计在环保方面的重要性，培养绿色设计理念。
本课程针对高年级电子工程及相关专业学生，结合课程性质、学生特点和教学要求，将目标分解为具体的学习成果。
通过本课程的学习，使学生掌握EDA技术的基本知识，具备实际电子工程设计能力，为未来从事相关工作打下坚实基础。
同时，培养学生积极的学习态度、团队协作精神和创新能力，提高职业素养。
二、教学内容1. EDA技术概述- EDA技术发展历程- EDA技术的基本概念与分类- EDA技术在现代电子工程领域的应用2. EDA工具介绍- 常用EDA工具软件特点及功能对比- EDA工具的基本操作与使用方法- EDA工具在实际电子设计中的应用案例3. 原理图绘制- 电路原理图的基本元素与绘制方法- 元器件库的创建与管理- 原理图的层次化设计方法4. 印制电路板(PCB)设计- PCB设计的基本流程与方法- PCB布局、布线原则与技巧- PCB设计中的信号完整性分析5. 电路仿真与验证- 仿真软件的基本使用方法- 电路仿真模型的建立与参数设置- 仿真结果的分析与验证6. 项目实训- 项目需求分析- 项目设计、仿真与验证- 项目总结与汇报教学内容按照教学大纲安排，结合课本章节进行组织，确保科学性和系统性。
EDA技术与实验教学设计EDA（Electronic Design Automation）是电子设计自动化的缩写，是一种将电路设计的各个环节自动进行的技术，包括电路图绘制、原理图分析、仿真验证、PCB设计等。
EDA技术在现代电子设计中具有很重要的地位，能够极大地提升设计效率、减少错误率和设计成本。
在电子工程教育中，EDA技术也逐渐成为一门必修的课程。
为了更好地教授和传授EDA技术，需要开发适合学生学习的实验教学设计。
本文将从EDA技术的学科背景、实验教学设计和未来发展等方面进行探讨。
EDA技术的学科背景EDA技术的发展离不开计算机的普及和高速度计算技术的发展。
在早期，EDA技术主要采用模块化的思想进行设计，简单电路采用手工设计，而复杂的电路则使用大型计算机进行仿真和分析。
随着计算机性能的不断提升和EDA软件的不断更新，EDA技术已经成为了现代电子设计不可或缺的工具。
从最早的简单编辑器到现在的复杂设计软件，EDA技术的发展历程充分证明了其在电子设计中的重要性。
实验教学设计EDA技术实验教学是电子信息类专业的重要课程之一，涵盖了电路设计、仿真、PCB设计和实际加工等环节。
为了完善EDA技术实验教学，需要设计具有实用性和可操作性的设计方案。
实验教学设计应该首先根据学生的专业背景和实际需求确定实验内容和难度。
根据学生的掌握程度和能力水平进行适当调整，最终达到理论知识和实践能力的充分锻炼。
实验教学设计应该注重实践操作，通过设计实际电路图、上板加工以及电路仿真来体现EDA技术的应用及其应用的重要性。
实验内容应该具有循序渐进、加难度、高度实用的特点，以激发学生的学习兴趣和探究能力为目标，让学生在实践中逐渐成长。
EDA技术的实验教学设计应该针对学生的实际需求进行针对性设计，以使学生能够更好的掌握各种软件工具的使用方法和技巧，从而更好地发挥EDA技术的优势。
未来发展EDA技术在电子设计中的应用越来越广泛，它不仅可以用于集成电路的设计，还可以应用于机械、航空、生物、化学等各个领域。
实验六步长可变的加减计数器
一、实验目的
1、掌握加减法计数器以及特殊功能计数器的设计原理；
2、用HDL语言设计多功能计数器。
二、硬件需求
EDA/SOPC实验箱一台。
三、实验原理
计数器的步长是指计数器每次的改变量。
在很多应用场合，都希望计数器的步长可变。
所谓步长可变，也就是计数器的步长是一个不定值，具体是多少是要靠外部干预的，比如外部给定其步长为5，那么该计数器每次要么增加5，要么减少5，也就是说计数器每次的改变量是5。
这种步长可变的计数器才具有一定的实际意义，比如在直接数字频率合成DDFS 中的地址累加器就是一个步长可变的递增计数器。
四、实验内容
本实验要完成的任务就是设计一个8位的计数器，步长的改变量要求从0～15，实验中用拨挡开关模块的SW1A～SW4A来作为步长改变量的输入，用按键F1来控制计数器的增减，具体要求为：当F1输入为高时，计数器为步长可变的加计数器；当F1输入为低时，计数器为步长可变的减计数器。
计数器输出的Q值用七段数码管模块来表示。
实验中计数器的时钟频率为了便于眼睛观察，同上个实验一样用1Hz的时钟。
五、实验步骤
（1）实现程序
本实验采用顶层设计
元件例化
（2）仿真波形图
从仿真波形图可以看出，LED输出波形持续变化，以设定的步长，增减计数，产生相应的七位译码值。
（3）实际结果。
可编程逻辑器件及EDA技术实验报告一、组合逻辑电路设计数字逻辑电路按照逻辑功能的特点分为两类，一类是组合逻辑电路，简称为组合电路；另一类是时序逻辑电路，简称为时序电路。
组合电路的特点是电路任意时刻输出状态只取决该时刻的输入状态，而与该时刻钱的电路状态无关。
1、逻辑门电路设计实验原理：逻辑门电路包括基本逻辑门电路和符合逻辑门电路。
VHDL语言可以直接支持的逻辑运算符共有七种逻辑运算，它们是：NOT 逻辑非AND 逻辑与NAND 逻辑与非OR 逻辑或NOR 或非XOR 异或XNOR 异或非实验内容：例3-2的参考程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee. std_logic_unsigned.all;entity example3_2 isport(a,b,c,d:in std_logic;f:out std_logic_vector(3 downto 0));end example3_2;architecture behavioral of example3_2 isbeginf(0)<=(a and b)or(b and c)or(not b and not c);f(1)<=(a and b and c)or not(not a or not b or not c);f(2)<=(a xor b xor c)or(not(d)and(a or c));f(3)<=not ((a and b)xor (c and d))or((a and b and d)xor(b and c and d));end behavioral;实验分析：用逻辑运算符是实现了相对较为复杂的逻辑运算。
参考程序中使用括号来强制控制逻辑运算的优先级，对于用VHDL设计，这种写法是必修的。
可编程逻辑器件的设计与测试教案鄂州职业大学教学教案《可编程逻辑器件的设计与测试》院系：电子电气工程系专业：11级电子信息工程技术授课教师：涂贵军“可编程逻辑器件的设计与测试”教案第一周课内容：1)介绍EDA技术的涵义、发展历程和应用领域；2)介绍EDA技术的主要内容；3)介绍EDA的工程设计流程；4)说明本课程的特点与学习方法。
教学目的：1)通过介绍EDA技术的涵义、发展历程和应用领域，使学生了解本课程的实际应用很大，调动学生学习这门课程的积极性2)通过介绍EDA技术的主要内容，使学生了解这门课程要学习什么。
在此基础上说明本课程的特点与学习方法。
3)说明各种通信系统的组成，了解它们的优缺点，出现背景。
重点说明数字通信系统的特定和优点。
4)介绍EDA的工程设计流程，说明当前EDA设计的特点，用软件方式设计硬件，用软件方式设计的系统到硬件系统的转换是由有关开发软件自动完成的，因此类似软件编程，不需太多的低层硬件知识，使学生克服畏难情绪。
教学重点、难点：1)EDA技术的三个发展阶段以及各阶段的特点；2)EDA的定义和EDA技术的主要内容；3)EDA的工程设计流程。
教学方法：比较、举例、图解。
参考书目与资料：略教学过程：（一）自我介绍，说明课时安排、成绩评定方法、课程定位、教学网站的进入。
（二）讲授新课课堂教学实施过程共分六步。
1)介绍EDA技术的涵义。
2)说明EDA技术的发展背景，说明EDA技术的三个发展阶段，比较三个阶段的各解决了什么问题，在此基础上理解各阶段的特点。
3)在第二步理解EDA技术进行电子系统设计的特点的基础上引出并详细说明EDA的定义，加深对EDA技术的涵义的理解。
4)在第三步详细说明EDA的定义的基础上，引出EDA技术的4个主要内容：硬件描述语言：设计的主要表达手段；大规模可编程逻辑器件：设计的载体；软件开发工具：设计的工具；实验开发系统：下载工具及硬件验证工具。
再分别介绍EDA技术的4个主要内容：了解常用的硬件描述语言VHDL和Verilog；了解两种常用的大规模可编程逻辑器件FPGA和CPLD 以及它们各自的特点；了解主流EDA工具软件；了解本课程使用的西安唐都公司的TD-EAD实验系统5)说明课程要求：通过学习这门课程要掌握运用EDA开发工具设计开发电子系统，引出这门课程的特点：实践性强，说明我们的学习方法：抓住一个重点：VHDL的编程；掌握两个工具：Quartus II 和TD-EAD实验系统；运用三种手段：通过案例分析、应用设计和上机实践，实现理论与实践相结合，边学边用，边用边学。
辽东学院自编教材《可编程逻辑器件原理及应用实验》指导书李海成编（计算机科学与技术、电子信息工程专业用）姓名：学号：班级：信息技术学院2013年6月目录目录 (1)实验一MAX+PLUS-II设计三八译码器......... 错误！未定义书签。
实验二半加器 . (2)实验三带进位输入的8位加法器 (4)实验四数据比较器 (6)实验五编码器 (9)实验六组合逻辑电路的设计 (12)实验七计数器 (14)实验八触发器功能的模拟实现 (17)（被加数）Ai（被加数）Bi（半加和）Hi（本位进位）Ci实验二 半加器实验类型： 验证性实验课时： 2指导教师： 李海成 时 间：201 年 月 日 课 次：第 节教学周次：第 周实验分室： 实验台号： 实 验 员：一、 实验目的1.设计并实验一个一位半加器2.掌握CPLD/FPGA 组合逻辑设计基本方法。
二、 实验原理计算机中数的操作都是以二进制进位的，最基本的运算就是加法运算。
按照进位是否加入，加法器分为半加器和全加器电路两种。
计算机中的异或指令的功能就是求两个操作数各位的半加和。
一位半加器有两个输入、输出，如图2-1。
图2-1 一位半加器示意图表2-1一个半加大路的真值表如表2-1所示，根据真值表可得到半加器的函数表达式：Bi Ai Bi Ai Hi ∙+∙= Bi Ai Ci ∙=三、 实验连线半加器的两个输入所对应的管脚同两位拨码开关相连,两个输入管脚名为a 、b ；两个输出所对应的管脚同两位发光二极管相连,两个输出管脚名为 c0和s,其中c0表示进位, s 表示相加结果。
四、 实验记录五、实验注意事项1.提前编辑实验程序。
2.根据教师要求正确操作，并检验逻辑的正确性六、思考题1.EDA半加器实现与数字电路设计方法的根本区别。
2.简述EDA设计半加器的不同方法，并比较其优缺点。
3.心得体会及其他。
实验三 带进位输入的8位加法器实验类型： 验证性实验课时： 2 指导教师：时 间：200 年 月 日 课 次：第 节教学周次：第 周实验分室： 实验台号： 实 验 员：一、 实验目的1. 设计并实现一个8位全加器2. 掌握EDA 中模块调用方法 二、 实验原理利用实验二构建的半加器构建一位的全加器，然后设计一个8 位的全加器，其框图如图4-1所示。
PLD实验教案电信学院通信系序言PLD实验是电信专业的一门专业实验课程，对电信专业的学生具有非常重要的作用。
本实验课与理论课同时进行，与理论课有着较密切的联系。
因此同学们在做本实验之前必须具备以下的基础知识：1、数字电路的基础知识；2、电子计算机常用操作系统的使用方法；3、一定的英语基础；4、必须有一定的理论知识做基础，与理论课同时进行。
PLD（可编程逻辑器件）是与ISP（在系统可编程）技术和EDA（电子设计自动化）工具紧密结合、同时进行的。
它代表了数字电信领域的最高水平，给数字电路的设计带来了革命性的变化。
从70年代第一片可编程逻辑器件PROM的诞生到现在的CPLD/FPGA，数字系统的设计发生了本质的变化。
从传统的对电路板的设计到现在的基于芯片的设计，使得数字系统设计的效率大大提高，产品更新速度大大加快，设计周期大大变短。
所以同学们学习本课程有着非常重要的意义。
本实验不同于其它实验，他的实验手段和实验方法都有了重大的变化，主要体现在以下几个方面：首先：实验方法不同本实验是在PC平台上，用原理图或文本进行输入，然后进行编译，通过之后再进行波形仿真，如有缺陷，再回过头去对源文件进行修改。
其流程图如下：其次：实验手段不同本实验是利用ISP技术、采用EDA工具、应用PLD器件，在PC平台上进行的。
第三、本实验课的目的学生学习完本实验课后，应达到如下的要求：1、能熟练使用本实验的配套EDA软件Mux+plusⅡ；2、掌握PLD芯片的基本使用方法，能用现代数字系统的设计方法进行基本的数字系统设计；3、掌握图形编辑和VHDL文本编辑两种设计方法，重点是VHDL文本编辑；4、具备基本的开发能力，为后续学习打下坚实的基础。
实验一4位二进制计数器设计1、实验的目的和实验内容实验目的是掌握MAX+PLUSⅡ原理图输入设计方法，熟悉MAX+PLUSⅡ软件的使用及设计流程；实验内容要求按照原理图输入方法设计流程，完成4位二进制计数器的设计。
利用EDA工具进行原理图输入设计的优点是，设计者能利用原有的电路知识迅速入门，完成较大规模的电路系统设计，而不必具备许多诸如编程技术、硬件语言等新知识。
MAX+plusII提供了功能强大，直观便捷和操作灵活的原理图输入设计功能，同时还配备了适用于各种需要的元件库，其中包含基本逻辑元件库（如与非门、反向器、D触发器等）、宏功能元件（包含了几乎所有74系列的器件），以及功能强大，性能良好的类似于IPCore的巨功能块LPM库。
但更为重要的是，MAX+plusII还提供了原理图输入多层次设计功能，使得用户能设计更大规模的电路系统，以及使用方便精度良好的时序仿真器。
以传统的数字电路实验相比为例，MAX+plusII提供原理图输入设计功能具有显著的优势：•能进行任意层次的数字系统设计。
传统的数字电路实验只能完成单一层次的设计，使得设计者无法了解和实现多层次的硬件数字系统设计；•对系统中的任一层次，或任一元件的功能能进行精确的时序仿真，精度达0.1ns ，因此能发现一切对系统可能产生不良影响的竞争冒险现象；•通过时序仿真，能对迅速定位电路系统的错误所在，并随时纠正；•能对设计方案作随时更改，并储存入档设计过程中所有的电路和测试文件；•通过编译和编程下载，能在FPGA或CPLD上对设计项目随时进行硬件测试验证。
•符合现代电子设计技术规范。
传统的数字电路实验利用手工连线的方法完成元件连接，容易对学习者产生误导，以为只要将元件间的引脚用引线按电路图连上即可，而不必顾及引线的长短、粗细、弯曲方式、可能产生的分布电感和电容效应以及电磁兼容性等等十分重要的问题。
2、实验前做好预习实验前必须充分预习，完成指定的预习内容，并写出预习报告。
认真阅读实验指导书，分析掌握本次实验的基本原理；熟悉实验任务。
计数器是最常用的寄存器逻辑电路，从微处理器的地址发生器到频率计都需要用到计数器。
一般计数器可以分为两类：加法计数器和减法计数器。
加法计数器每来一个脉冲计数值加1；减法计数器每来一个脉冲计数值减1。
本实验用原理图输入设计方法设计一个4位二进制计数器，通过调用元件库中的74LS161来完成。
74LS161（异步清零同步预置）共有一个时钟输入端CLK，一个清除输入端CLRN，两个计数允许信ENP和ENT，4个可预置数据输入端A、B、C、D，一个置位允许端LDN，4个计数输出端QD-QA，一个进位输出端RCO，其工作模式见下表所示。
74LS161功能表CLRN CLK ENP ENT LDN 工作状态L X X X X 复位H C X X L 预置H C H H H 计数H X L X H 保持H X X L H 保持3、实验要求结合理论课所讲授的MAX+PLUSⅡ软件的使用及设计流程，按照实验指导书（附录一）的实验步骤编辑4位二进制计数器的原理图。
学习原理图输入设计方法，但应该更多地关注设计流程，因为除了最初的图形编辑输入外，其它处理流程都与文本（如VHDL文件）输入设计完全一致。
4位二进制计数器的原理图如下：4位二进制计数器的原理图4、设计提示1）打开文件*.gdf，文件要设为工程文件；2）编译：每次有修改都要重新编译，编译完成哪些工作需清楚；3）仿真分析：加输入节点波形看输出结果，要会分析，包括功能和时序，会做精确地延时、建立/保持时间和Fmax的仿真分析；4）考虑为什么要进行管脚锁定，设计有哪些输入输出管脚要清楚。
5、预习内容1）熟悉计数器的工作原理，画出实验原理图；2）用原理图输入法进行硬件设计的过程；3）学习实验指导书附录一，对EDA实验箱做一了解；4）写出预习报告。
实验二用74161实现模为60计数器的层次化设计1、实验的目的和实验内容实验目的是学习用原理图输入法实现项目的层次化设计；通过对设计电路的仿真和硬件验证，进一步了解计数器的功能。
整个实验的设计流程基本同实验一，只是要按照原理图输入法分别完成底层文件和顶层文件的设计，先完成底层文件并将其封装为元件，然后调用底层文件进行顶层文件的设计。
本实验设计内容为用74161实现模为60计数器的层次化设计。
首先用一个74161先完成模为12计数器的设计，并将其生成一个元件cnt12。
建立另一个图形文件，调入cnt12一次、74161一个及其他所需元件，经适当连接构成顶层设计文件模为60的计数器（也可以考虑底层元件做成模为15、10或6等其他情形的计数器），完成编译、仿真、下载过程。
2、实验前做好预习认真阅读实验指导书，分析掌握本次实验的基本原理，熟悉实验任务。
对于M进制=N1XN2计数器的实现可以采用串行进位方式和并行进位方式。
串行进位方式以低位片的进位输出信号做为高位片的时钟输入信号（进位输出加一个非门后再接入，如十进制，当1001时，进位C为高电平，反相后变低电平，第10个脉冲到来进位C为低，反相变高，高位片才做加1计数）。
并行进位方式以低位片的进位输出信号做为高位片的工作状态控制信号，两片的时钟输入端同时接计数输入信号。
3、串行进位方式和并行进位方式两种设计方案并行进位方式实现六十进制计数器注：第59个脉冲RCO变为1，第60个脉冲到来时清零。
串行进位方式实现六十（10*6）进制计数器当qh2~qh0为101时，第51个脉冲来时，高位片因CLK只有第60个脉冲来时才会来上升沿，此时才置0。
4、设计提示1）顶层和底层文件要保存在同一个文件夹下，名称要不同；2）在顶层文件中，注意输入输出添加input、output节点，包括调用来的底层模块；3）在对哪个文件进行编译时一定将该文件设置为工程文件。
5、预习内容1）掌握实现M进制=N1XN2计数器的工作原理，画出实验原理图；2）用原理图输入法进行层次化设计的过程；3）写出预习报告。
实验三 4选1数据选择器设计1、 实验的目的和实验内容实验的目的是让学生初步掌握组合逻辑电路的文本输入设计法，实验内容是用VHDL 语言完成4选1数据选择器的设计，设计流程同原理图输入法，只是在设计输入采用的是文本方式而不是图形，其他处理流程完全相同。
介绍数据选择器的用途，使学生对所做的硬件设计有一个更深入的了解。
数据选择器是常用的组合逻辑部件之一。
它由组合逻辑电路对数字信号进行控制来完成较复杂的逻辑功能。
它有若干个数据输入端D 0、D 1、…，若干个控制输入端A 0、A 1、…，和一个输出端Y 0。
在控制输入端加上适当的信号，即可从多个输入数据源中将所需的数据信号选择出来，送到输出端。
使用时也可以在控制输入端加上一组二进制编码程序的信号，使电路按要求输出一串信号。
4选1数据选择器，有D 0、D 1、D 2、D 3四个数据输入端，输出端Y ，选择输入端（或称地址端）A 、B ，工作状态选择端（或称使能端）E 。
逻辑功能如下表所示，当E 为高电平时电路不工作,此时无论A 、B 处于什么状态，输出Y 总为零。
即禁止所有数据输出，当E 为低电平时，电路正常工作，被选择的数据送到输出端，如BA=01，则选中数据D 1输出。
测试4选1数据选择器的逻辑功能：数据输入端D0～D3可接电平开关，也可分别接频率不同的脉冲源。
4选1数据选择器真值表4选1数据选择器引脚排列图2、实验前做好预习认真阅读实验指导书，分析掌握本次实验的基本原理；熟悉实验任务。
将课堂所学到的VHDL 语法要素和语句做好复习巩固和消化理解，确定自己的设计方案。
3、设计代码（不唯一）library ieee;use ieee.std_logic_1164.all; entity mux41 isport(a,b,en:in std_logic;选择 输入 数据输入 选通 输出B A D0 D1 D2 D3 E YX X 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1X X X X 0 X X X 1 X X X X 0 X X X 1 X X X X 0 X X X 1 X X X X 0 X X X 11 0 0 0 0 0 0 0 00 0 1 0 1 0 1 0 1d:in std_logic_vector(0 to 3);y:out std_logic);end;architecture bhv of mux41 issignal sel:std_logic_vector(0 to 1);beginsel<=a&b;with sel selecty<=d(0) when "00",d(1) when "01",d(2) when "10",d(3) when "11",'Z' when others;end bhv;4、设计提示1）注意打开的是文本编辑窗file-new-text editor file；2）设计文件一定要保存在一个文件夹（不能用中文命名）下；3）初次接触VHDL语言应注意语言程序的基本结构，语法要素、数据类型及运算操作符。
