dsp原理与应用课后答案(电子工业出版社).doc

DSP原理及应用课后习题答案简述DSP芯片的主要特点哈彿结构•一将程序和数据存储在不同的存赭空河中.即程序存储器和数据存储器足两个相互独立的存赭器.毎个存储器独立编址.独立访问.多总线结构…保证在一个机器周期内可以多次访问程序存僦空何和数据存储空何.揣令系统的流水线操作••减少描令执行时仙・增强处理器的处理能力•取址.译码.取操作和执行四个阶段。

少用的礎件乘法器••使乘法累加运畀能在单个周期内完成.特殊的DSP描令.抉速的描令周期、玦件配18强。

详细描述冯诺依曼结构和哈佛结构，并比较不同？河诺依曼结构••数据和程序共用总线和存储空间.在某一时刻.只能谀写程序或者饯写数据.将播令.数据、地址存储在同一个存储器统一編址.依鏗折令计数器提供的地址来区分是描令•数据还是地址•取揣令和IR操作数都访问同一存鯨器.数据吞叶率低.哈佛结构••一将程用和数据存储在不同的存赭空徇中.即程序存储器和数据存储器足两个相互独立的存锚器.每个存储器独立编址.独立访问.改进的还允许在程序存储空何和数据存赭空何之间相互传送数据。

DSP系统的设讣过程？确定DSP系统设计的性能描标进行览浓优化与模拟：选择DSP芯片和外用芯片：进行皱件电路的设计：进行软件设计: 逬行软硕件综合调试.请描述TMS320C54X的总线结构？C54X采用先进的哈佛结沟并具有八组总线•其曲立的程序总线和数据总线允许同时渎取描令和操作数.实现高度的并行操作’ 程序总线PB传送从程序存储器来的指令代码和立即数.3组数据总线连按各种元器件.CB和DB总线传送从数据存储器读出的操作数.EB总线传送写入到存储器中的数据•(1分)4组地址总线PAB\CAB\DAB\E.AB传送执行抬令所滞的地址。

TMS320C54X片内存储器一般包括哪些种类？如何配置片内存储器？C54X片内存僦器一般包括两种类型：ROM(只优存锚器).RAM｛随机访何存储器人RAM又町分为双访何DARAM和单访问SARAM .简述TMS320C54X芯片的CPU外组成部分及其功能。

1 .1 数字信号处理器与一般通用计算机和单片机的主要差别有哪些?答：在通用的计算机上用软件实现该方法速度太慢, 适于算法仿真;在通用计算机系统上加上专用的加速处理机实现该方法专用性较强,应用受限制,且不便于系统的独立运行;用通用的单片机实现这种方式多用于一些不太复杂的数字信号处理,如简单的PID控制算法;用通用的可编程DSP芯片实现与单片机相比,DSP芯片具有更加适合于数字信号处理的软件及硬件资源,可用于复杂的数字信号处理算法;用专用的DSP芯片实现在一些特殊场合, 要求信号处理速度极高, 用通用的DSP 芯片很难实现,而专用的DSP 芯片可以将相应的信号处理算法在芯片内部用硬件实现,不需要编程。

1 .4 什么是冯·诺埃曼结构计算机, 什么是哈佛结构计算机, 二者的特点是什么?答：冯．诺曼结构：将指令、数据存储在同一个存储器中，统一编址，译稿指令计数器提供的地址来区分是指令还是数据。

取指令和取数据都访问统一存储器，数据吞吐率低。

哈佛结构：程序和数据存储在不同的存储空间，程序存储空间和数据存储空间是两个相互独立的存储空间，每个存储空间独立编址，独立访问。

1 .8 DSP的工作电压越来越低,内核电压已低至1V,这样做有何意义?为什么DSP内核工作电压和I/O工作电压不一样?答：集成电路速度越来越快,随之而来,功耗越来越大,这样散热就是很大的问题.在芯片走线尺寸不变的情况下,内部阻抗也不变,降低工作电压会降低功耗,这样能再较高频率下芯片发热较少。

内核不容易受到外部干扰,所以电压可以做的较低,但IO容易受外部信号干扰,保持较高电压容易是器件工作稳定,这是功耗和稳定性的折中。

1 .10 定点DSP和浮点DSP有什么区别?在具体应用中, 应如何选择?答：在浮点DSP中,数据即可以表示成整数,也可以表示成浮点数。

浮点数在运算中,表示数的范围由于其指数可自动调节,因此可避免数的规格化和溢出等问题。

但浮点DSP 一般比定点DSP 复杂, 成本也较高。

第二章3.简述TI公司C2000/C5000/C6000系列DSP的特点及主要用途?1．C2000系列DSP控制器，具有良好的性能集成Flosh存储器，高速A/D 转换器以及可靠的CAN模块，主要应用于数字化控制.用途：工业驱动,供电、OPS。

2．C5000系列杰出的性能和优良的性能价格比，广泛应用，尤其在通信领域.IP电话机和IP电话网关.3．C6000系列采用指令集以及流水应用，使许多指令得以运行,推出三个系列.用途：数字通信和图像处理.5.TMS320C54X芯片的CPU主要由哪些部分构成?①先进的多总线结构（1条程序总线、3条数据总线、4条地址总线）②40位算术逻辑运算单元（ALU），包括1个40位桶形移位寄存器和2个独立的40位累加器③17x17位并行乘法器,与40位专用加法器相连,用于非流水线式单周期乘法/累加（MAC）运算④比较、选择、存储单元(CSSU），用于加法/比较选择⑤指数编码器，可以在单个周期内计算40位累加器中数值的指数⑥双地址生成器,包括8个辅助寄存器和2个辅助寄存器算术运算单元（ARAU）6.简述TMS320C54X芯片的程序空间7.简述TMS320C54X芯片的中断系统（P42）答：2.中断处理步骤（1) 接受中断请求；（2）应答中断；（3)执行中断服务程序（ISR)9.TMS320C54x 有哪几种基本的数据寻址方式①立即寻址②绝对寻址③累加器寻址④直接寻址⑤间接寻址⑥存储器映像寄存器寻址⑦堆栈寻址10.使用循环寻址时，必须遵循的3个原则是什么?试举例说明循环寻址的用法。

（P60）答:1.把循环缓冲区的首地址放在符合上述算法的N的边界地址上2、使用一个小于或等于缓冲区大小的步长3、在开始寻址前，辅助寄存器必须指向循环缓冲区内的一个元素举例：LD * +AR1(8）a％, ASTL A，＊+AR1(8）%;11。

TMS320C54x的指令集包含了哪几种基本类型的操作？答:数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、并行操作指令和重复操作指令12.汇编语句格式包含哪几种部分?编写汇编语句需要注意哪些问题？答: [标号］［：］空格[助记符］空格[操作数]空格［；注释］1、所有的语句必须以一个标号、空格、星号或分号开始。

《DSP 原理与应用》练习题参考答案24学时版本 用于通信方向注意：红色字体文字为解题注解与说明，万万不可作为答题内容1. Q.15表示是16位数据中第15位为符号位，第14~0位为小数位。

试写出下面问题的答案: ⑴ 分别写出十进制正数 0.68和十进制负数-0.245的Q.15表示。

0.68*32768=570AH-0.245*32768=-1F5CH=E0A4H⑵ 分别写出Q.15表示的A200H 和5A00H 的十进制数值。

A200H/32768=-5E00H/32768=- 0.734375 5A00H/32768=0.703125上面两小题使用教材 P7两条公式，公式中 Q 为数据中的小数位数，digits<->data 。

取补码的正规方法 是按位取反得到的反码加上1。

16进制下快速算法是找出互补的数，即加上该互补数得10000H 。

例如求 1F5CH 补码，1F5CH+E0A4H=10000H 。

故 E0A4H 为所求。

⑶ 已知两个Q.15数相乘的乘积存放于累加器A 中。

FRCT=O 时A 为16进制OxFFEAOOOOOO ，该乘积的十进制数是多少？ FRCT=1时A 为16进制0X007D000000，该乘积的十进制数又是多少？ FRCT=0时累加器A 低30位为小数位 乘积既非Q.31，也非Q.30解法一， 写出小数点后二进制位数值 ，乘积为-16000000H ，小数点后的二进制为01011B ，得2-2+2-4+2-5=-11/25=-0.34375解法二，运用教材 P7 公式，EA000000/2 30=-16000000//2 30=-11/25=-0.34375 FRCT=1时累加器A 低31位为小数位 乘积为Q.31，其中高16位为Q.15解法一，写出小数点后二进制位数值，乘积7D000000H 小数点后的二进制为1111101B ，得 2-1+2-2+2-3+2-4+2-5+2-7=125/27= 0.9765625解法二，运用教材 P7 公式，7D000000H/2 31=125/27= 0.9765625解法三，取乘积 Q.15形式，乘积 Q.15形式为7D00H=32000/32768=0.97656251000H 存放 27246，1001H 存放 12540，结果存放 1002H SSBX FRCTMPY *(1000H), #192, A MPYA *(1001H) STH B, *(1002H)以上有符号数乘法中小数点位置：2.解决图像编码中常见的8x8离散余弦变换在 VC5402 DSP 上定点运算问题。

第一章：1、数字信号处理的实现方法一般有哪几种？答：数字信号处理的实现是用硬件软件或软硬结合的方法来实现各种算法。

（1）在通用的计算机上用软件实现；（2）在通用计算机系统中加上专用的加速处理机实现；（3）用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理，如数字控制；（4）用通用的可编程DSP 芯片实现。

与单片机相比，DSP 芯片具有更加适合于数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法；（5）用专用的DSP 芯片实现。

在一些特殊的场合，要求的信号处理速度极高，用通用DSP 芯片很难实现（ 6 ）用基于通用dsp 核的asic 芯片实现。

2、简单的叙述一下dsp 芯片的发展概况？答：第一阶段，DSP 的雏形阶段（1980 年前后）。

代表产品：S2811 。

主要用途：军事或航空航天部门。

第二阶段，DSP 的成熟阶段（1990 年前后）。

代表产品：TI 公司的TMS320C20 主要用途：通信、计算机领域。

第三阶段，DSP 的完善阶段（2000 年以后）。

代表产品：TI 公司的TMS320C54 主要用途：各个行业领域。

3、可编程dsp 芯片有哪些特点？答：1、采用哈佛结构（1）冯。

诺依曼结构，（2 ）哈佛结构（3）改进型哈佛结构2、采用多总线结构 3. 采用流水线技术4、配有专用的硬件乘法-累加器5、具有特殊的dsp 指令6、快速的指令周期7、硬件配置强8、支持多处理器结构9 、省电管理和低功耗4、什么是哈佛结构和冯。

诺依曼结构？它们有什么区别？答：哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。

冯。

诺依曼结构：该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过条总线分时进行。

1、简述DSP系统的构成和工作过程。

答：DSP系统的构成：一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器等。

DSP系统的工作过程：①将输入信号x(t)经过抗混叠滤波，滤掉高于折叠频率的分量，以防止信号频谱的混叠。

②经过采样和A/D转换器，将滤波后的信号转换为数字信号x(n)。

③数字信号处理器对x(n)进行处理，得数字信号y(n)。

④经D/A转换器，将y(n)转换成模拟信号；⑤经低通滤波器，滤除高频分量，得到平滑的模拟信号y(t)。

9、简述DSP系统的设计步骤。

①明确设计任务，确定设计目标。

②算法模拟，确定性能指令。

③选择DSP芯片和外围芯片。

④设计实时的DSP芯片系统。

⑤硬件和软件调试。

⑥系统集成和测试。

1、 TMS320C54X芯片的基本结构都包括哪些部分？①中央处理器②内部总线结构③特殊功能寄存器④数据存储器RAM⑤程序存储器ROM ⑥I/O口⑦串行口⑧主机接口HPI⑨定时器⑩中断系统2、TMS320C54X芯片的CPU主要由哪几部分组成？答：①40位的算术运算逻辑单元（ALU）。

②2个40位的累加器（ACCA、ACCB）。

③1 个运行-16至31位的桶形移位寄存器。

④17×17位的乘法器和40位加法器构成的乘法器-加法器单元（MAC）。

⑤比较、选择、存储单元（CSSU）。

⑥指令编码器。

⑦CPU状态和控制寄存器。

3、TMS320VC5402共有多少可屏蔽中断？它们分别是什么？RS和NMI属于哪一类中断源？答：TMS320VC5402有13个可屏蔽中断，RS和NMI属于外部硬件中断。

5、试根据等待周期表，确定下列程序段需要插入几个NOP指令。

①LD @GAIN, TSTM #input,AR1MPY *AR1+,A解：本段程序不需要插入NOP指令②STLM B,AR2STM #input ,AR3MPY *AR2+,*AR3+,A解：本段程序需要在MPY *AR2+,*AR3+,A语句前插入1条NOP指令③MAC @x, BSTLM B,ST0ADD @table, A, B解：本段程序需要在ADD @table, A, B语句前插入2条NOP指令1、已知(80H)=50H,AR2=84H,AR3=86H,AR4=88H。

第一章：1、数字信号处理的实现方法一般有哪几种？答：数字信号处理的实现是用硬件软件或软硬结合的方法来实现各种算法。

(1) 在通用的计算机上用软件实现；(2) 在通用计算机系统中加上专用的加速处理机实现；(3) 用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理，如数字控制；(4)用通用的可编程 DSP 芯片实现。

与单片机相比，DSP 芯片具有更加适合于数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法；(5) 用专用的 DSP 芯片实现。

在一些特殊的场合，要求的信号处理速度极高，用通用 DSP 芯片很难实现（ 6）用基于通用 dsp 核的asic 芯片实现。

2、简单的叙述一下 dsp 芯片的发展概况？答：第一阶段， DSP 的雏形阶段（ 1980 年前后）。

代表产品： S2811。

主要用途：军事或航空航天部门。

第二阶段， DSP 的成熟阶段（ 1990 年前后）。

代表产品： TI 公司的 TMS320C20主要用途：通信、计算机领域。

第三阶段， DSP 的完善阶段（ 2000 年以后）。

代表产品：TI 公司的 TMS320C54 主要用途：各个行业领域。

3、可编程 dsp 芯片有哪些特点？答： 1、采用哈佛结构（ 1）冯。

诺依曼结构，（ 2）哈佛结构（ 3）改进型哈佛结构2、采用多总线结构 3.采用流水线技术4、配有专用的硬件乘法-累加器5、具有特殊的 dsp 指令6、快速的指令周期7、硬件配置强8、支持多处理器结构9、省电管理和低功耗4、什么是哈佛结构和冯。

诺依曼结构？它们有什么区别？答：哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。

冯。

诺依曼结构：该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。

习题答案第1章1．简述典型实时数字信号处理系统组成部分。

答：包括：抗混叠滤波器（Anti-aliasing filter）、模数转换器ADC（Analog-to-Digital Converter）、数字信号处理、数模转换器DAC（Digital-to-Analog Converter）和抗镜像滤波器（Anti-image filter）。

2．简述X86处理器完成实时数字信号处理的优缺点。

答：利用X86处理器完成实时数字信号处理。

特点是处理器选择范围宽，主板及外设资源丰富，有多种操作系统可供选择，开发、调试较为方便；缺点是数字信号处理能力不强，硬件组成较为复杂，系统体积、重量较大，功耗较高，抗环境影响能力较弱。

3．简述数字信号处理器的主要特点。

答：（1）存储器采用哈佛或者改进的哈佛结构；（2）内部采用了多级流水；（3）具有硬件乘法累加单元；（4）可以实现零开销循环；（5）采用了特殊的寻址方式；（6）高效的特殊指令；（7）具有丰富的片内外设。

4．给出存储器的两种主要结构，并分析其区别。

答：存储器结构分为两大类：冯·诺依曼结构和哈佛结构。

冯·诺依曼结构的特点是只有一个存储器空间、一套地址总线和一套数据总线；指令、数据都存放在这个存储器空间中，统一分配地址，所以处理器必须分时访问程序和数据空间。

哈佛结构程序存储器空间和数据存储器空间分开，具有多套地址、数据总线，哈佛结构是并行体系结构，程序和数据存于不同的存储器空间，每个存储器空间独立编址、独立访问。

5．简述选择数字信号处理器所需要考虑的因素。

答：应考虑运算速度、算法格式和数据宽度、存储器类型、功耗和开发工具。

6．给出数字信号处理器的运算速度指标，并给出其具体含义。

答：常见的运算速度指标有如下几种：（1）指令周期：执行一条指令所需的最短时间，数值等于主频的倒数；指令周期通常以ns（纳秒）为单位。

例如，运行在200MHz的TMS320VC5510的指令周期为5ns。

简述DSP芯片的主要特性之阳早格格创做哈佛结构----将步调战数据死存正在分歧的死存空间中，即步调死存器战数据死存器是二个相互独力的死存器，每个死存器独力编址，独力考察.多总线结构---包管正在一个呆板周期内不妨多次考察步调死存空间战数据死存空间.指令系统的流火线支配--缩小指令真止时间，巩固处理器的处理本领.与址，译码，与支配战真止四个阶段.博用的硬件乘法器--使乘法乏加运算能正在单个周期内完毕.特殊的DSP指令、赶快的指令周期、硬件摆设强.仔细形貌冯诺依曼结媾战哈佛结构，并比较分歧？冯诺依曼结构--数据战步调共用总线战死存空间，正在某一时刻，只可读写步调大概者读写数据.将指令、数据、天面死存正在共一个死存器统一编址，依赖指令计数器提供的天面去区别是指令‘数据仍旧天面，与指令战与支配数皆考察共一死存器，数据吞吐率矮.哈佛结构----将步调战数据死存正在分歧的死存空间中，即步调死存器战数据死存器是二个相互独力的死存器，每个死存器独力编址，独力考察.矫正的还允许正在步调死存空间战数据死存空间之间相互传递数据.DSP系统的安排历程?决定DSP系统安排的本能指标；举止算法劣化与模拟；采用DSP芯片战中围芯片；举止硬件电路的安排；举止硬件安排；举止硬硬件概括调试.请形貌TMS320C54x的总线结构？C54X采与进步的哈佛结构并具备八组总线, 其独力的步调总线战数据总线允许共时读与指令战支配数，真止下度的并止支配.步调总线PB传递从步调死存器去的指令代码战坐时数.3组数据总线对接百般元器件.CB战DB总线传递从数据死存器读出的支配数，EB总线传递写进到死存器中的数据.(1分)4组天面总线PAB\CAB\DAB\EAB传递真止指令所需的天面.TMS320C54x片内死存器普遍包罗哪些种类？怎么样摆设片内死存器？C54X片内死存器普遍包罗二种典型：ROM(只读死存器)，RAM(随机考察死存器).RAM又可分为单考察DARAM战单考察SARAM.简述TMS320C54X芯片的CPU各组成部分及其功能.CPU状态战统造寄存器：用于树坐百般处事条件战处事办法的状态以及死存器摆设状态战统造疑息.40位算术逻辑单元、40位乏加器A战B：二者共共完毕算术运算战逻辑运算.桶形移位寄存器：使处理器能完毕数字定标，位提与，对付乏加器举止归一化处理等支配.乘法器/加法器单元：正在单周期内完毕一次乘法乏加运算.比较采用战死存单元：是博门为Viterbi算法安排的加法，比较，采用支配的硬件单元.指数编码器：用于支援单周期指令EXP的博用硬件.TMS320C54x死存器包罗哪几个空间？64k步调死存空间：步调指令战步调中所需的常数表格64k数据死存空间：死存需要步调处理的数据大概步调处理后的截止64kI/O死存空间:死存与中部死存器映像的中设接心TMS320C54x有几种状态战统造寄存器？它们的功能？状态寄存器ST0 战状态寄存器ST1： 0战1包罗了百般处事条件战处事办法的状态处理器办法状态寄存器PMST：包罗了死存器摆设状态战统造疑息TMS320C54x的片内中设有哪些？以及它们的功能？通用I/O引足：扩展中部死存器；定时器：用于周期性的爆收中断战周期输出；时钟爆收器：为C54X提供时钟旗号；主机接心：中部主机大概主处理器不妨通过HPI接心读写C54X的片内RAM，进而大大普及数据接换本领；串止心：那些串心可提供齐单工，单背的通疑功能，可与编解码器，串止AD变换器战其余串止器件通疑，也不妨用于微处理器之间的通疑.硬件可编程等待状态爆收器：它不妨将中部总线周期扩展到14个呆板周期，以使C54X与矮速中部设备接心；可编程分区变换逻辑：它允许C54X正在中部死存器分区之间切换时不需要中部为死存器插等待状态.TMS320C54x提供哪几种数据觅址办法？怎么样觅址的？坐时数觅址：指令中有一个牢固的坐时数 LD #0，ARP 千万于觅址：指令中有一个牢固的天面（16位）：数据死存器觅址dmad 步调死存器觅址pmad端心天面PA觅址，*（lk）觅址乏加器觅址：按乏加器的真质动做天面去考察步调死存器中的一个单元READA Smem间接觅址：指令编码中含有的7位天面DP大概SP所有合成数据死存器中支配数的本质天面间接觅址：通过辅帮寄存器觅址单支配数觅址战单支配数觅址死存器映射寄存器MMR觅址：建改死存器映射寄存器的值，而不效率目前数据页里指针DP战目前堆栈指针SP 的值堆栈觅址：把数据压进大概弹出系统堆栈.正在循环觅址办法中，怎么样决定循环慢冲的起初天面、若慢冲大小32，其起初天面从哪开初？循环觅址中，循环慢冲区大小寄存器用于决定循环慢冲区的大小.大小为R的循环慢冲区必须从一个N位鸿沟开初，XXXX XXXX XX00 0000开初单数据死存器支配数间接觅址使用哪几种典型，所用辅帮寄存器只可是那几个，其特性是？*ARx、*ARx-、*ARx+、*ARx+0% 只可使用AR2、AR3、AR4、AR5.正在一个呆板周期内通过二个16位数据总线读二个支配数，大概者一次读一次写.汇编器战链接器怎么样对付段举止管造？汇编器通过段位指令自动辨别各个段，并将段名相共的语句汇编正在所有.链接器：对付汇编器爆收的COFF目标文献中的各段动做输进端，当有多个文献举止链接时，将输进段拉拢起去，正在可真止的COFF输出模板中建坐各个输出端；链接器为输出段采用死存器天面.汇编步调中的真指令有什么效率？其中段定义真指令有哪些？初初化段战终初化段有何辨别？对付汇编器、链接器有要害的指示效率，包罗段定义、条件汇编、文献引用、宏定义.text--存搁步调代码 .data---存搁初初化了的数据 .bss---存搁已初初化的变量 .sect ‘称呼’---定义一个有名段，搁初初化了的数据大概步调代码.已初初化段主要用去正在死存器中死存空间，不本质真质.已初初化段包罗可真止代码大概已初初化数据，搁正在目标文献中，加载步调再搁到C54x死存器中.链接下令文献有什么效率？MEMORY战SECTIONS真指令的效率？链接下令文献用去为链接器提供链接疑息，可将链接支配所需的疑息搁正在一个文献中，正在多次使用相共的链接疑息，便当调用.链接器要决定输出端应调配到死存器的位子，最先需要一个目标死存器的模型，MEMORY指令便是指定目标死存器的模型，SECTIONS真指令的效率：证明怎么样将输进段拉拢成输出段；正在可真止文献中定义输出段；指定输出段正在死存器中存搁的位子；允许对付输出段沉新命名.TMS320C54x CPU接支到可屏蔽的硬件中断时，谦足哪些条件才搞赞同中断？劣先级最下中断，当共时有几个硬件哀供中断时，C54x根据劣先级举止赞同；状态寄存器ST1中的INTM位是0，表示允许可屏蔽中断；中断屏蔽寄存器IMR中相映的位是1.TMS320C54x 的中断背量表是怎么样沉定义的？DSP复位时，中断背量表的起初天面牢固为0FF80H，复位后，中断背量可沉新被映像到步调死存器的所有一个128子页的场合（除死存天区中），中断背量天面由PMST中的中断背量指针IPTR（9位）战中断背量号（0~31）左移二位后组成.简述非延缓分支变化与延缓分支变化的分歧.非延缓分支变化：正在指令流火线中先扫除分支指令后里已读进的一个单字指令大概二个单字指令，而后再举止分支变化；延缓分支变化：跟正在分支指令后的一个单字指令大概二个单字指令先真止，而后举止分支变化. 、简述TMS320C54X定时器组成及功能，并介绍初初化定时器步调？定时器由三个死存器映象寄存器组成：TIM，PRD，TCR TIM是定时器寄存器，每计数一次自动减1；PRD是定时器周期寄存器，当TIM减为0后，CPU自动将PRD的值拆进TIM；TCR是定时器统造寄存器，包罗定时器的统造战状态位.初初化定时器的步调有：将TCR中的TSS位子1，停止定时器处事；拆进PRD的值；沉新拆进TCR，以初初化TDDR战开用定时器；使TSS浑0以接通CLKOUT旗号，使TRB置位以便TIM减到0后从新拆进定时器时间常数.简述TMS320C54X时钟爆收器的组成及功能.C54X 的时钟爆收器包罗一个里里振荡器战一个锁相环电路. 功能是为C54x提供时钟旗号.C54X支援硬件堆栈，简述堆栈的定义及初初化步调.a)声明具备适合少度的已初初化段；b) 将堆栈指针指背栈底； c) 正在链接下令文献中将堆栈段搁进里里数据死存区.简述TMS320C54X使能定时器中断步调.a) 对付IFR中的TINT位子1，扫除往日的定时器中断；b) 对付IMR中的TINT位子1，开搁定时中断；c) 使ST1中的INTM位浑0，开搁所有的中断.TMS320C54X芯片的流火线公有几个支配阶段？每个阶段真止什么任务？完毕一条指令皆需要哪些支配周期？下述6个周期预与址P：正在T1呆板周期内，将PC中的真质加载步调天面总线PAB与指F：正在T2呆板周期内，从选中的步调死存器单元中，与出指令字并加载到步调总线PB上译码D：正在T3呆板周期内，将PB的真质拆进指令寄存器，将指令字译成简曲支配觅址A：正在T4呆板周期内，觅址支配数，数据1读天面加载数据天面总线DAB，数据2读天面加载数据天面总线CAB，并革新辅帮寄存器间接觅址办法战堆栈指针.读数R：正在T5周期内，数据1加载到数据总线DB，数据2加载到数据总线CB，若需要，数据3写天面加载数据天面总线EAB.真止X：正在T6呆板周期内，CPU按支配码央供真止指令，并将数据3加载到EB，写进指定死存单元，中断原条指令.线性慢冲法：对付于少度为N的FIR 滤波器，正在数据死存器中开辟一个N单元的慢冲区.存搁最新的N个样原；滤波时从最老的样原开初，出读一个样原后，将此样原背下移位；读完终尾一个样原后，输进最新样原至慢冲区的顶部.循环慢冲法：对付于N级FIR滤波器，正在数据死存中开辟一个称为滑窗的具备N个单元的循环慢冲区，滑窗中存搁最新的N个输进样原值，屡屡输进新的样原时，新的样原将改为滑窗中最老的数据，其余数据则不需要移动系数对付称FIR滤波器的C54x的真止步调：1.正在数据死存器中开辟二个循环慢冲区：2并止运算：共时利用D总线战E总线，D总线用去真止加载大概算术运算，E总线用去存搁先前的截止.正在不引起硬件资材辩论的情况下，C54x允许某些指令并止真止，以普及真止速度.并止加载------死存指定（乘法指令）...并止死存--------乘法指令（加/减指令）.。

第二章3、处理器工作方式状态寄存器PMST 中的MP/MC、OVLY 和DROM 三个状态位对C54x的存储空间结构各有何影响？当OVLY= 0 时，程序存储空间不使用内部RAM。

当OVLY= 1 时，程序存储空间使用内部RAM。

内部RAM 同时被映射到程序存储空间和数据存储空间。

当MP/ MC=0 时，4000H~EFFFH 程序存储空间定义为外部存储器；F000H~FEFFH 程序存储空间定义为内部ROM；当MP/ MC=1 时，4000H~FFFFH 程序存储空间定义为外部存储。

DROM=0：0000H~3FFFH——内部RAM ；4000H~FFFFH——外部存储器；DROM=1 ：0000H~3FFFH——内部RAM；4000H~EFFFH——外部存储器；F000H~FEFFH——片内ROM；FF00H~FFFFH——保留。

4 、TMS320C54x 芯片的片内外设主要包括哪些电路？①通用I/O 引脚②定时器③时钟发生器④主机接口HPI⑤串行通信接口⑥软件可编程等待状态发生器⑦可编程分区转换逻辑5、TMS320C54x 芯片的流水线操作共有多少个操作阶段？每个阶段执行什么任务？完成一条指令都需要哪些操作周期？六个操作阶段:①预取指P;将PC 中的内容加载PAB ②取指F; 将读取到的指令字加载PB③译码D; 若需要，数据1 读地址加载DAB；若需要，数据2 读地址加载CAB；修正辅助寄存器和堆栈指针④寻址A; 数据1 加载DB；数据2 加载CB；若需要，数据3 写地址加载EAB⑤读数R; 数据1 加载DB；数据2 加载CB；若需要，数据3 写地址加载EAB；⑥执行X。

执行指令，写数据加载EB。

6、TMS320C54x 芯片的流水线冲突是怎样产生的？有哪些方法可以避免流水线冲突？答：’C54x 的流水线结构，允许多条指令同时利用CPU 的内部资源。

由于CPU 的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。