集成双向移位寄存器

双向移位寄存器
双向移位寄存器是一种能够在输入数据串和输出数据串之间实现双向数据传输的寄存器。

它可以通过控制信号来实现数据的左右移位操作。

双向移位寄存器通常由多个触发器组成，每个触发器都能够存储一个比特位。

这些触发器之间通过电路连接，形成一个寄存器。

在双向移位寄存器中，有两个输入端和两个输出端。

一个输入端被称为数据输入端，用于将外部数据输入到寄存器中。

另一个输入端被称为控制输入端，用于控制数据的移位方向（左移或右移）。

当控制输入端接收到移位信号时，寄存器可以执行左移或右移操作。

左移操作将所有触发器中存储的数据向左移动一位，其中最左边的触发器的输出位被丢弃，最右边的触发器的输入位接收一个新的数据位。

类似地，右移操作将
所有触发器中存储的数据向右移动一位，其中最右边的触
发器的输出位被丢弃，最左边的触发器的输入位接收一个
新的数据位。

双向移位寄存器的输出端将从寄存器中读取数据，并将其
作为输出数据串输出。

输出端和输入端可以通过控制信号
来切换，实现双向数据传输。

双向移位寄存器在许多应用中都有用途，比如数据缓冲和
数据传输等。

它可以灵活地处理不同方向的数据移位操作，并且能够实现高效的数据传输。

VHDL实验双向移位寄存器(完整版)实验课名称:VHDL硬件描述语言实验项目名称:双向移位寄存器专业名称:电子科学与技术班级:电科二班学号:***** 学生姓名:****教师姓名:****__2010__年_11_月_14_日组别_____________________同组同学_______________________ 实验日期_____年___月___日实验室名称______________成绩_____一、实验名称:双向移位寄存器二、实验目的与要求:实验目的:设计一个双向移位寄存器，理解移位寄存器的工作原理，掌握串入\并出端口控制的描述方法。

实验要求:通过VHDL编程，实现双向移位寄存器，要求有1个方向控制端、1个时钟脉冲输入、1个异步清零端、1个数据输入端以及8位的并行数据输出端，具体接口说明如下图所示。

clk:移位寄存器时钟脉冲输入，上升沿有效;din:串行数据输入端;clr:异步清零信号，高电平有效;dir:方向控制端，要求低电平左移，高电平右移;dout[7..0]:8位数据并行输出端;首先在QuartusII上进行功能和时序仿真，之后通过器件及其端口配置下载程序到SOPC开发平台中。

在硬件实现中，要求:1. 用实验平台的按键实现时钟控制(clk)、方向控制(dir)、清零(clr)以及数据输入(din):端口名按键名功能clk 键7 时钟控制din 键8 数据输入clr 键1 异步清零dir 键5 方向控制2. 用实验平台的LED发光阵列的LED1,LED8显示并行数据的输出。

三、实验内容:, 新建工程:1、打开Quartus，新建工程，选择好路径，工程顶层名为d_reg ;2、新建工程，如果包含已编好的文件则可以添加，如果无则可以略过 ;3、选择我们的器件信息:型号为:EP2C36F484C84、单击Next>，指定第三方工具，这里我们不指定第三方EDA工具，单击Next>后结束工程建立。

d触发器构成的双向移位寄存器一、概述双向移位寄存器是一种能够实现数据在两个方向上移位的寄存器，其常用于串行通信、计数器等电路中。

其核心部件为d触发器构成的双向移位寄存器。

二、d触发器d触发器是一种基本的时序电路，其输入为数据输入端d和时钟输入端clk，输出为输出端q和反相输出端q'。

当clk上升沿到来时，其将输入端d的值传输到输出端q上，并保持该状态直到下一个时钟上升沿到来。

三、双向移位寄存器1. 正向移位当控制信号sel=0时，数据从右侧进入寄存器，并从左侧出去。

具体实现方式为：将右侧d触发器的数据输入端连接至外部数据线，左侧d触发器的数据输入端连接至右侧d触发器的输出端。

2. 反向移位当控制信号sel=1时，数据从左侧进入寄存器，并从右侧出去。

具体实现方式为：将左侧d触发器的数据输入端连接至外部数据线，右侧d触发器的数据输入端连接至左侧d触发器的输出端。

四、构成原理双向移位寄存器由两个d触发器构成，其中一个为正向移位的d触发器，另一个为反向移位的d触发器。

控制信号sel用于控制数据的进出方向。

1. 正向移位当sel=0时，右侧d触发器接收外部数据输入，左侧d触发器接收右侧d触发器的输出。

当时钟上升沿到来时，右侧d触发器将数据传递至左侧d触发器，并保持该状态直到下一个时钟上升沿到来。

此时，左侧d触发器将其输出端的值传递至外部输出线。

2. 反向移位当sel=1时，左侧d触发器接收外部数据输入，右侧d触发器接收左侧d触发器的输出。

当时钟上升沿到来时，左侧d触发器将数据传递至右侧d触发器，并保持该状态直到下一个时钟上升沿到来。

此时，右侧d触发器将其输出端的值传递至外部输出线。

五、应用场景双向移位寄存器常用于串行通信、计数器等电路中。

在串行通信中，双向移位寄存器可实现数据在串行通信线路中的进出操作；在计数器中，双向移位寄存器可实现计数器的正向和反向计数操作。

六、总结双向移位寄存器是一种能够实现数据在两个方向上移位的寄存器，其核心部件为d触发器构成的双向移位寄存器。

D触发器构成的双向移位寄存器引言在数字电路中，双向移位寄存器是一种常见的电路元件，它能够在两个方向上进行数据的移位操作。

而D触发器则是常用的触发器类型之一，它具有存储数据、数据输入和数据输出的功能。

本文将介绍如何使用D触发器构成一个双向移位寄存器，并详细解释其设计原理、原理图以及工作原理等相关内容。

设计原理双向移位寄存器可以实现向左或向右移位的功能。

为了实现这一功能，我们可以使用两个D触发器进行串联，然后通过控制信号来选择数据的方向。

首先，我们需要了解D触发器的工作原理。

D触发器是一种有两个稳定状态的触发器，它有一个数据输入端D，一个时钟输入端CLK和一个输出端Q。

当时钟输入端的时钟信号从低电平变为高电平时，D触发器会将D端的数据存储到内部的状态变量中，并通过输出端Q输出。

借助D触发器的这种特性，我们可以构成一个双向移位寄存器，通过串联两个D触发器。

其中一个D触发器用于存储数据（称为存储触发器），另一个D触发器用于将存储触发器的数据移位（称为移位触发器）。

原理图下图是一个双向移位寄存器的原理图：+-----------------------------------------+| |D ---->| || 存储触发器 |>| +----------------+ |>|D0 | D触发器 | |>| +----------------+ |>| +----------------------+ || | | |CLK --->| | | || | 移位触发器 | |>|Q0 | | |>| | +-----------+ | |>| | |输入选择器 |----+ |>| | +-----------+ | || +----------------------+ |>|D1 |>| |>| Q1 || |+-----------------------------------------+工作原理下面将详细解释双向移位寄存器的工作原理。

移位寄存器寄存器在数字电路中，用来存放二进制数据或代码的电路称为寄存器。

寄存器是由具有存储功能的触发器组合起来构成的。

一个触发器可以存储一位二进制代码，存放N位二进制代码的寄存器，需用n个触发器来构成。

按功能可分为：基本寄存器和移位寄存器。

移位寄存器移位寄存器中的数据可以在移位脉冲作用下一次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。

目前常用的集成移位寄存器种类很多，如74164、74165、74166均为八位单向移位寄存器，74195为四位单向移存器，74194为四位双向移存器，74198为八位双向移存器。

反馈移位寄存器(一)、反馈移位寄存器的介绍1. 什么是反馈移位寄存器ai表示二值（0，1）存储单元，ai的个数n成为反馈移位寄存器的级。

在某一时刻，这些级构成该反馈移位寄存器的一个状态，共有2n个可能状态，每一个状态对应于域GF（2）上的一个n维向量，用（a1,a2,a3,…an）表示。

在主时钟周期的周期区间上，每一级存储器ai都将内容向下一级ai-1传递，并根据寄存器的当前状态f（a1,a2,a3,…an）作为an的下一时间内容，即从一个状态转移到下一个状态。

其中函数f（a1,a2,a3,…an）称为该反馈移位寄存器的反馈函数。

2. 线性反馈移位寄存器和非线性反馈移位寄存器如果反馈函数f（a1,a2,a3,…an）是a1,a2,a3,…an 的线性函数函数，则该反馈移位寄存器是线性反馈移位寄存器用LFSR表示，比如：f（a1,a2,a3,…an）=kna1⊕kn-1a2⊕….⊕k2an-1⊕k1an,其中系数ki∈{0，1}（i=1,2,3,…,n）。

相应的如果反馈函数f（a1,a2,a3,…an）是a1,a2,a3,…an 的非线性函数函数，则该反馈移位寄存器是非线性反馈移位寄存器。

(二)、反馈移位寄存器的性质1．移位寄存器序列反馈函数f（a1,a2,a3,…an）为n元布尔函数。

数电实验之移位寄存器移位寄存器一实验目的1．学习用D触发器构成移位寄存器（环行计数器）2．掌握中规模集成电路双向移位寄存器逻辑功能及使用方法二实验原理1、用4个D触发器组成4位移位寄存器，将每位即各D触发器的输出Q1、Q2、Q3、Q4分别接到四个0—1指示器（LED）将最后一位输出Q4反馈接到第一位D触发器的输入端，则构成一简单的四位移位环行计数器。

2、移位寄存器具有移位功能，是指寄存器中所存的代码能够在时钟脉冲的作用下依次左移或右移。

对于即能左移又能右移的寄存器称为双向移位寄存器。

只需要改变左移、右移的控制信号便可实现双向移位的要求。

根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。

本实验选用的4位双向移位寄存器，型号为74LS194A（或CD40194），两者功能相同，其引脚分布图如下图18.1所示：其中A、B、C、D为并行输入端，A为高位依次排列；QA、QB、QC、QD为并行输出端；SR为右移串行输入端；SL为左移串行输入端；S1、S0为操作模式控制端；CLR为异步清零端；低电平有效；CLK为CP时钟脉冲输入端。

74LS194A有5种工作模式：并行输入，右移（QD→QA），左移（QD←QA），保持和清零。

74LS194功能表如表18.1所示：表18.1三实验器件数字实验箱集成电路芯片：74LS74×2 （CD4013×2）；74LS75 ；74LS76 ；74LS194A（CD40194）。

图18.1四实验内容1.用74LS74组成移位寄存器，使第一个输出端点亮LED并使其右移循环。

顺序是FF1、FF2、FF3、FF4。

A) 1. 用两个74LS74按图18.2连接：图18.21. CP时钟输入先不接到电路中（单步脉冲源或连续脉冲源）；1. 连接线路完毕，检查无误后加+5V电源；2. 观察4个输出端的LED应该是不亮的，如果有亮的话，应按清零端的逻辑开关，（给出一个低电平信号清零后，再将开关置于高电平）即将4个D触发器输出端的LED清零。

电学实验报告模板实验原理移位寄存器是逻辑电路中的一种重要逻辑部件，它能存储数据，还可以用来实现数据的串行-并行转换、数据的运算和处理。

1.寄存器（1）D触发器图1 D触发器图1所示D触发器。

每来一个CLK脉冲，触发器都在该CLK脉冲的上升沿时刻，接收输入数据D,使之作为触发器的新状态。

D触发器的特性方程为（2）用D触发器构成并行寄存器图2 用D触发器构成并行寄存器图2所示为用D触发器构成四位并行寄存器。

为异步清零控制端，高电平有效。

当时，各触发器输出端Q的状态，取决于CLK上升沿时刻的D端状态。

2.移位寄存器（1）用D触发器构成移位寄存器图3 用D触发器构成4位串行移位寄存器图3所示为用D触发器构成的4位串行移位寄存器。

其中左边第一个触发器的输入端接收输入数据,其余的每一个触发器的输入端均与左边相邻的触发器的Q端连接。

当时钟信号CLK的上升沿时刻，各触发器同时接收输入数据。

四位寄存器的所存数据右移一位。

（2）双向移位寄存器74LS194图4 双向移位寄存器74LS194逻辑框图图4 所示为集成电路芯片双向移位寄存器74LS194逻辑框图。

为便于扩展逻辑功能，在基本移位寄存器的基础上增加了左右移控制、并行输入、保持和异步清零等功能。

74LS194的逻辑功能如表1所列。

表13.用移位寄存器构成计数器（1）环形计数器图5 环形计数器如果将移位寄存器的串行移位输出端接回到串行移位输入端，如图5所示。

那么，在时钟CLK的作用下，寄存器里的数据将不断循环右移。

例如，电路的初始状态为，则电路的状态转换图如图6所示。

可以认为，这是一个模4计数器。

图6 环形计数器状态转换图实验内容及步骤1. 用两片74LS74构成四位移位寄存器（1）74LS74引脚图图10 74LS74引脚图（2）用74LS74构成四位移位寄存器图11 用74LS74构成四位移位寄存器实验电路按照图11连接电路。

首先设置，使寄存器清零。

然后，设置，在CLK输入端输入单次脉冲信号当作时钟信号，通过输出端的发光二极管观察的状态，判断移位的效果。

河南科技学院新科学院EDA课程设计报告题目：32位移位寄存器设计专业班级：电气工程及其自动化106姓名：程琦指导教师：付广春完成日期：2013年01月01 日32位双向移位寄存器设计设计要求：完成以下功能特性的双向 32 位移位寄存器。

同时要求有使能端，用 1602 显示。

摘要：移位寄存器的功能即是对每一个上升沿到来时，并且寄存器使能是0时，对输入按照移位模式控制信号的要求实现输出的左移和右移。

32位移位寄存器可有4个八位的移位寄存器的逻辑关系来实现关键词：寄存器，上升沿，使能端1 引言移位寄存器使我们学习生活包括开发研究道路上不可或缺的一部分。

随着社会的发展，社会主义市场经济不断繁荣，各种装饰用的流水灯、广告彩灯、宣传画越来越多的出现在人民的生活当中，在大型晚会的现场，更是用的淋漓尽致，这些装饰控制设备多数要用移位寄存器来实现，因此，移位寄存器的研究和设计就变的至关重要。

2 总体设计方案因移位寄存器由多种不同的描述和设计方案，我们可以依据要求设列出最好最简单的设计方案。

首先，要完成双向的32位移位寄存器，就首先必须要实现8位移位寄存器作为基础。

其次，在4个8个移位寄存器的基础上达到32位移位寄存器的功能。

第一要有模式控制输入，来控制移位寄存器的移位方向；第二，有使能端，即在什么情况下移位寄存器才可以正常工作，才可以实现模位控制，是左移还是右移，这就要求使能是模式控制输入的前提；然后是脉冲控制信号，由题意可知，移位寄存器是在上升沿触发的，即在每一次上升沿到来时，移位寄存器使输入按照模位控制的要求向左或向右移一位；最后输入和输出，都要用到32并行输入和输出。

2.1 设计思路① 8位移位寄存器由设计要求可知，要实现8位的双向移位寄存器，并且还有使能端。

我们可令CLK为移位时钟信号，D为8位并行预臵数据端口，LOAD为并行数据预臵使能信号，QB为串行输出端口，LEFT_RIGHT 为移位模式控制数。

此移位寄存器的工作方式是：当CLK得上升沿到来时，过程被启动，如果这时预臵使能端LOAD为低电平，且移位模式控制数LEFT_RIGHT为1时，则最高位被移入寄存器中，其他7位依次左移一位同步并行臵入移位寄存器中；如果移位模式控制数LEFT_RIGHT为0时，则最低位被移入寄存器中，其他7位依次左移一位同步并行臵入移位寄存器中。

双向移位寄存器1．引言移位寄存器就是指具有移位功能的触发器组，它是在普通寄存器的基础上添加了移位功能的一种特殊的寄存器。

通常，移位功能就是指在寄存器里面存储的二进制数据能够在时钟信号的控制下依次左移或者右移。

移位寄存器是一种非常有用的时序逻辑电路，它常用于数据的串/并转换、并/串转换、数值运算、数据处理以及乘法移位操作等。

移位寄存器按照移位方向来进行分类，可以分类左移移位寄存器、右移移位寄存器和双向移位寄存器等。

本文将介绍双向移位寄存器。

2．VHDL 程序双向移位寄存器的VHDL程序如下：LIBRARY ieee; --打开需要用到的库USE ieee.std_logic_1164.all;USE ieee.std_logic_arith.all;USE ieee.std_logic_unsigned.all;ENTITY rom_shift IS --实体说明PORT(clk : IN STD_LOGIC;d : IN STD_LOGIC;dir : IN STD_LOGIC;q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END rom_shift;ARCHITECTURE behave OF rom_shift IS --结构体定义SIGNAL qn : STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS (clk)BEGINIF (clk'EVENT AND clk='1') THENIF dir='0' THENqn(0)<=d; --将输入数据d赋给最低位FOR i IN 1 TO 3 LOOP --数据由低位向高位移qn(i)<=qn(i-1);END LOOP;ELSEqn(3)<=d; --若dir=‘1’将输入数据d赋给最高位FOR i IN 2 DOWNTO 0 LOOP --数据由高位向低位移qn(i)<=qn(i+1);END LOOP;END IF;END IF;END PROCESS;q<=qn;END behave;3．仿真结果如下：实现功能：由程序可以看出，输入信号有clk,dir,d,其中clk为时钟信号，dir为移位方向控制信号。

一、课程设计的目的与要求1．设计目的●熟悉MAXPLUS2/Quartus II软件，掌握软件的VHDL程序输入、程序编译和程序仿真操作；●学习利用VHDL语言设计双向移位寄存器电路程序。

2．设计要求根据设计正文提出的双向移位寄存器功能设置，实现电路设计。

二、设计正文●双向移位寄存器有三种输入方式：4位并行输入、1位左移串行输入、1位右移串行输入；●双向移位寄存器有一种输出方式：4位并行输出。

双向移位寄存器工作过程如下：●当1位数据从左移串行输入端输入时，首先进入内部寄存器最高位，并在并行输出口最高位输出，后由同步时钟的上跳沿触发向左移位。

●当1位数据从右移串行输入端输入时，首先进入内部寄存器最低位，并在并行输出口的最低位输出，后由同步时钟的上跳沿触发向右移位。

双向移位寄存器的输入、输出端口如下：CLR：异步清零输入端；SRSI：串行右移输入端；SLSI：串行左移输入端；A、B、C、D：4位并行输入端；QA、QB、QC、QD：4位并行输出端；S0，S1：两位控制码输入端。

双向移位寄存器的端口功能如下：当CLR＝0时，4位输出端清0；当CLK＝0时，4位输出端保持原来状态不变；当S＝00时，4位输出端保持原来的状态不变；当S＝01时，允许串行右移输入1位数据；当S＝10时，允许串行左移输入1位数据；当S＝11时，允许4位数据从并行端口输入。

VHDL源程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ——包含库和程序包entity double_dir_regt is ——定义实体为double_dir_regtport ( s: in std_logic_vector(1 downto 0);clr,clk,srsi,slsi,a,b,c,d:in std_logic;result: out std_logic_vector(3 downto 0));——设置端口参数输入控制信号s,时钟clk,并行输入abcd, end double_dir_regt; 输出result ARCHITECTURE rtl of double_dir_regt issignal result1: std_logic_vector(3 downto 0);——设置信号result1使result能作为输入使用beginresult<=result1;process (clk,clr) ——敏感信号为时钟和清零信号beginif (clr='0')thenresult1<="0000";elsif (clk'event and clk='1')thencase s iswhen "00"=> ——控制信号为00时实现保持功能result1(0)<=result1(0);result1(1)<=result1(1);result1(2)<=result1(2);result1(3)<=result1(3);when"01"=> ——控制信号为01时实现右移功能result1(3)<=srsi;result1(2)<=result1(3);result1(1)<=result1(2);result1(0)<=result1(1);when"10"=> ——控制信号为10时实现左移功能result1(0)<=slsi;result1(1)<=result1(0);result1(2)<=result1(1);result1(3)<=result1(2);when"11"=> ——控制信号为11时实现并行输入功能result1(0)<=a;result1(1)<=b;result1(2)<=c;result1(3)<=d;end case;end if; ——程序结束end process;end rtl;三、课程设计总结1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0图表1双向移位寄存器右移仿真波形图由上图1看出当s0s1=01时，寄存器执行右移功能，并可看出srsi=1100110011001100，输出结果result依次由初始状态0000，逐渐右移左端输入端口输入srsi=1100110011001100，此时result依次会出现1000：移入1；1100：移入两个1；0110：移入两个1一个0；再有以后出现的结果0011,1001,1100,0110,0011,1001,1100……..此结果符合真值表要求的右移功能。