当前位置：文档之家 › 基于FPGA音乐硬件演奏电路设计.

基于FPGA音乐硬件演奏电路设计.

  • 格式：docx
  • 大小：551.98 KB
  • 文档页数：18

设计报告

课程名称

任课教师

设计题目 乐曲硬件演奏电路

班级

姓名

学号 日期一 . 题目分析

1、利用可编程逻辑器件 FPGA，设计乐曲硬件演奏电路，其结构框图如下图所示：

2、功能要求

利用数控分频器设计硬件乐曲电路，由键盘输入控制音响，同时可自动演奏乐曲。演奏时 可选择键盘输入乐曲或者已存入的乐曲，并配以一个扬声器，该设计产生的音乐选自“梁祝” 片段。

二、方案选择

与利用微处理器来实现乐曲演奏相比，以纯硬件完成乐曲演奏电路的逻辑要复 杂得多，如果不借助功能强大的 EDA 工具和硬件描述语言， 仅凭传统的数字逻辑技 术，即使最简单的演奏电路也难以实现。

三、细化框图

（1） 音乐硬件演奏电路基本原理 硬件电路的发声原理，声音的频谱范围约在几十到几千赫兹，若能利用程序来 控制 FPGA芯片某个引脚输出一定频率的矩形波 ，接上扬声器就能发出相应频率的声 音。乐曲中的每一音符对应着一个确定的频率，要想 FPGA发出不同音符的音调，实 际上只要控制它输出相应音符的频率即可。乐曲都是由一连串的音符组成，因此按 照乐曲的乐谱依次输出这些音符所对应的频，就可以在扬声器上连续地发出各个音 符的音调。而要准确地演奏出一首乐曲，仅仅让扬声器能够发生是不够的，还必须 准确地控制乐曲的节奏，即乐曲中每个音符的发生频率及其持续时间是乐曲能够连 续演奏的两个关键因素。

（2） 音符频率的获得 多个不同频率的信号可通过对某个基准频率进行分频器获得。由于各个音符的 频率多为非整数，而分频系数又不能为小数，故必须将计算机得到的分频系数四舍

五入取整。若基准频率过低，则分频系数过小，四舍五入取整后的误差较大。若基 准频率过高，虽然可以减少频率的相对误差，但分频结构将变大。实际上应该综合 考虑这两个方面的因素，在尽量减少误差的前提下，选取合适的基准频率。本设计 中选取 750KHz的基准频率。由于现有的高频时钟脉冲信号的频率为 12MH，z 故需先 对其进行 16 分频，才能获得 750KHz的基准频率。对基准频率分频后的输出信号是 一些脉宽极窄的尖脉冲信号（占空比

=1/分频系数） 。为提高输出信号的驱动能力， 以使扬声器有足够的功率发音，需要再通过一个分频器将原来的分频器的输出脉冲 均衡为对称方波（占空比 =1/2 ），但这时的频率将是原来的 1/2 。下表中各音符的 分频系数就是从 750KHz的基准频率二分频得到的 375KHz频率基础上计算得到的。 由于最大分频系数是 1274，故分频器采用 11 位二进制计数器能满足要求，乐曲中 的休止符，只要将分频系数设为 0，即初始值 =211-1=2047，此时扬声器不会发声。

音符名 频 率 (Hz) 分频 计数初值 音符名 频 率 (Hz) 分频 计数

系数 系数 初值

休止符 375000 0 2047 中音 4 796.178 468 1579

低音 1 294.349 1274 773 中音 5 882.353 425 1622

低音 2 330.396 1135 912 中音 6 989.446 379 1668

低音 3 370.92 1011 1036 中音 7 1136.363 330 1717

低音 4 386.598 970 1077 高音 1 1175.549 319 1728

低音 5 394.737 950 1197 高音 2 1353.790 277 1770

低音 6 495.376 757 1290 高音 3 1512.097 248 1799

低音 7 555.56 675 1372 高音 4 1609.442 233 1814

中音 1 588.697 637 1410 高音 5 1802.884 208 1839

中音 2 638.84 587 1480 高音 6 2027.027 185 1862

中音 3 742.574 505 1542 高音 7 2272.727 165 1882

各个音符的频率及其对应的分频系数（基准频率 375KHz）

3） 乐曲节奏的控制

本设计中的梁祝的乐曲，最小的节拍为 1/4 拍，若将 1拍的时间定为 1 秒，则 只需要提供一个 4Hz 的时钟频率即可产生 1/4 拍的时长（ 0.25 秒），对于其它占用 时间较长的节拍（必为 1/4 拍的整数倍）则只需要将该音符连续输出相应的次数即 可。

计数时钟信号作为输出音符快慢的控制信号，时钟快时输出节拍速度就快，演 奏的速度也就快，时钟慢时输出节拍的速度就慢，演奏的速度自然降低。

（4） 乐谱发生器

本文将乐谱中的音符数据存储在 LPM-ROM中，如“梁祝”乐曲中的第一个音符 为“3”，此音在逻辑中停留了 4个时钟节拍，即 1 秒的时间，相应地，音符“ 3” 就要在

LPM-ROM中连续的四个地址上都存储。当一个 4Hz 的时钟来时，相应地就从 LPM-ROM中输出一个音符数据。

（5）音乐硬件演奏电路总体设计流程

当一个 4Hz的时钟脉冲来到时，乐谱发生器模块输出一个音符数据给分频系数 模块，分频系数模块输出此音符相应的分频系数 ，将分频系数送给数控分频器模块， 当 12MHz的时钟脉冲来到时 ，数控分频器就根据分频系数输出相应的频率 （ 即此音符 所对应的发生频率 ）给扬声器，扬声器就可发出对应音符的声音来 . 连续的 4Hz的时 钟脉冲就将乐谱发生器里所存储的音符数据一个接一个的送给了分频系数模块，再 经过数控分频模块 , 最后扬声器一个接一个的发出音符数据所对应的声音来。 曲子也 就流畅的播放出来了。

音乐硬件演奏电路主要是用 VHDL语言来设计，并利用 Quartus6.0 软件工具来 编译、测试和仿真，音乐硬件演奏电路设计总体设计方框图如下图所示

四、程序与仿真

4.1 单元模块程序设计

根据顶层原理图，共分为 music 模块、地址发生器模块、分频预置数模块、十 六进制模块、数控分频模块这五个模块。 music 模块存放乐曲中的音符数据，地址 发生器模块作为

music 模块中所定制的音符数据 ROM的地址发生器，分频预置数模 块提供分频预置数即给数控分频模块提供计数初值，十六进制模块对 12MHz的时钟

脉冲进行 16 分频，得到 750KHz的频率，给数控分频模块提供时钟脉冲。数控分频 模块根据分频预置数输出各个音符所对应的频率。

4.1.1 音乐节拍和音调发生器模块

NoteTabs

clk ToneIndex[3..0]

SEL

RST

inst

(2) 地址发生器模块

地址发生器模块设置了一个 8 位二进制计数器 ( 计数最大值为 256)，作为音符

数据 ROM的地址发生器。每来一个时钟脉冲信号 (Clk) ，8 位二进制计数器就计数一 次， ROM文件中的地址也就随着递增，音符数据 ROM中的音符也就一个接一个连续 的取出来了。

在地址发生器的 VHDL设计中，这个计数器的计数频率选为 4Hz，即每一计数值 的停留时间为 0.25 秒，恰为当全音符设为 1 秒，四四拍的 4 分音符持续时间。

例如， 地址发生器在以下的 VHDL逻辑描述中，“梁祝”乐曲的第一个音符为“ 3”，此音在 逻辑中停留了 4个时钟节拍，即 1 秒时间。那么相应随着程序 [4]

中的计数器按 4Hz 的时钟频率作加法计数时，即随地址递增时，将从音符数据 ROM中将连续取出 4 个 音符“ 3”通过 toneindex[3..0] 端口输向分频预置数模块。这样梁祝乐曲中的音符 就一个接一个的通过 toneindex[3..0] 端口输向分频预置数模块。

4.2 音乐谱对应分频预制数查表电路模块

(1) 音乐谱分频预置数模块

ToneTaba

HIGH

Tone[10..0]

inst

(2) 音乐谱对应分频预制数查表电路 VHDL程序设计 (1) 音乐节拍和音调发生器模块 RTL电路图

ToneIndex[3..0]

Index[3..0] CODE[3..0] clk Tone[10..0] 音乐谱分频预置数模块是乐曲简谱码对应的分频预置数查表电路。它提供了每

个音符所对应的分频预置数，即给数控分频模块提供计数初值，这里以“梁祝”乐

曲为例，列出了在这个乐曲中所用到的 13 个音符的分频预置数。

在这个模块的 VHDL逻辑描述中设置了四四拍乐曲中全部音符所对应的分频预

置数，共 13 个，每一音符的停留时间由音乐节拍和地址发生器模块的时钟( Clk) 的输入频率决定，在此为 4Hz。这13个值的输出由程序 [3] 的 4位输入值 index[3..0]

确定。输向程序 [4] 中 index[3..0] 的值又由地址发生器模块的输出 toneindex[3..0] 的输出值和持续时间决定。

模块的功能是输出各个音符所对应的分频预置数， 即当 index 是“0000”，tone 输出为 2047，即休止符的分频预置数；当 index 是“ 0101”时， tone 输出为

1197 即低音 5的分频预置数；当 index 是“1111”时， tone 输出为 1728即高音 1的分 频预置数等等其它状态时， tone 分别输出相应音符的分频预置数。

4.3 音乐符数控 11 分频电路模块

(1) 音乐符数控 11 分频电路模块

Speakera

clk SpkS

Tone[10..0]

inst

(2) 音乐符数控 11 分频电路模块 RTL电路图

Add1

11' h

MUX21 Equal0

A[11..0]

OUT

Add0 \DivideCLK:Count4[3..0]

OUT[3..0]

h B[3..0]

ADDER LessThan0 PRE

2' h7FF -- \GenSpkS:Count11[10..0

B[11..0]

EQUAL

合集下载

基于FPGA的音乐播发器设计

基于FPGA的音乐播发器设计

基于FPGA的音乐播发器设计

【摘要】本文分析了简谱记录的音频特征信号，提取了《化蝶》简谱特征信号转换为基于FPGA实现的数字信号，设计了总体方案，阐述了播发器控制器模块、可控分频器预置数产生模块、可控分频器模块设计思路，仿真实现各个模块功能，经过实际电路测试验证，达到播放《化蝶》简谱的设计要求。

【关键词】音乐播发器;节拍;音符;计数器

音乐播发器是模仿人歌唱的电路，故可用人歌唱作为原型来分析设计音乐电路的总体方案。人通过声带振动发出声音，声带振动频率不同发出不同声音，故在用数字电路来模仿时，可用一个可控分频电路来产生不同频率时钟信号来驱动外接喇叭或蜂鸣器演奏音乐。人在歌唱时，是根据歌谱用大脑控制声带按照一定节拍在不同时间发出不同的乐音。故在用数字电路模仿时，还应该有一个控制电路模块，用来根据歌谱控制可控分频电路模块按照一定节拍在不同时间发出不同的乐音。控制电路模块分为两个模块，一个用于产生节拍，称节拍产生模块;另一个用于根据歌谱控制可控分频电路模块在不同时间发出不同的乐音，称音符产生模块。节拍产生模块应是一个计数器，每个状态持续的时间是需演奏的所有的音的音长的最小公因数，比如是一个十六分音符时值，具体时间长度应根据需演奏的歌曲而定。

控制电路的计数器的模即状态数，可由需演奏歌曲的各个音所占据状态个数累加而得。例如，一首用于演奏“梁祝”乐曲的音乐电路的控制电路的计数器的模是139。节拍产生电路的计数器是用来产生节拍定时的，音符产生模块则将节拍产生电路的计数器的状态翻译成对应的音符频率信号。如需演奏的歌曲中所用到的音符为9～16个，则音符产生模块的输出信号应有四位，其他情况依此类推。《化蝶》简谱音符共有15个，用index表示音符符号，从低音到高音依次编号1～15。音乐电路设计总体参考方案如图1所示。

图1 总体设计方案

本设计以用于演奏“梁祝”乐曲的音乐电路为例，对音乐电路各模块的实施进行分析。

基于FPGA的多功能触摸屏电子琴系统设计

基于FPGA的多功能触摸屏电子琴系统设计

基于FPGA的多功能触摸屏电子琴系统设计

陈强;陈守满

【摘 要】文章中设计的基于FPGA的多功能触摸屏电子琴具有触摸屏控制弹奏的暂停与启动、弹奏比较评分、随时储存个人创作、自动播放音乐等多功能.这是一款体积小、系统可靠性高、开发周期短和研制成本低的便携式迷你电子琴.其弥补了物理实体电子琴笨重的不足,实现了大多数音乐爱好者随时记录音乐感受随时谱曲,方便个人创作以及电子琴技能练习,也使音乐教学更直接、更方便.学生可自主学习电子琴,大大增加了学生对电子琴学习兴趣,给教学带来了极大的便利.

【期刊名称】《无线互联科技》

【年(卷),期】2016(000)012

【总页数】3页(P68-70)

【关键词】FPGA;电子琴;触摸屏

【作 者】陈强;陈守满

【作者单位】安康学院 科研处,陕西 安康 725000;安康学院 科研处,陕西 安康

725000

【正文语种】中 文

随着电子产品深层潜入人们的生活，不仅大大方便了人们的生活，同时也实现了人们对于美好生活的期许。作为大众电子音乐器件—电子琴，因其操作简单且能模拟各种传统乐器的音色而深受广大消费者喜爱。目前市场上有很多种音乐器件，可以直接产生各种乐曲，多数为使用单片机、555定时器、逻辑组合电路、LDQ852集成块等传统方法设计的电子琴［1-4］。这些采用传统方法设计的电子琴，通常需要使用单片机、存储器和数字逻辑电路来进行PCB（印刷电路板）板级的系统集成。尽管这些方案有单片机软件的支持较为灵活，但是由于受硬件资源的限制，未来在对设计的变更和升级时不可避免要付出较多的研发经费和较长的投放市场周期的代价。随着电子设计自动化（EDA）技术的发展，基于可编程ASIC器件的数字电子系统设计的完整方案越来越受到人们的重视［5-8］，并且以EDA（电子设计自动化）技术为核心的能在可编程ASIC器件上进行系统芯片集成的新设计方法，也正在快速地取代传统数字电路设计方式。本设计项目主要采用DE0 Nano FPGA

基于FPGA的音乐电子琴

基于FPGA的音乐电子琴

毕 业 设 计 （论 文）

课题名称：基于FPGA的音乐电子琴

指导教师：***

系别：电子信息系

专业：应用电子技术

班级：13应用电子（1）班

姓名：***

1

【摘要】介绍了基于FPGA的电子琴的工作原理和设计过程。用Altera公司的EP3C40Q240C8芯片为核心器件，通过运用硬件编程语言VHDL描述，在Quartus II平台上，实现了电子琴的手动弹奏和自动演奏功能。本系统主要由音频发生模块，键盘控制模块和存储器模块组成。选择手动弹奏模式按键时，按下音符键后就会选通相应的频率输出；选择自动演奏模式按键时，储存器会将编写好的音乐信息依次取出，去选通各个对应的频率输出，实现自动演奏。音频发生器由分频器来实现，可产生16个频率，这些频率经放大后驱动喇叭，从而发出声音。

2

目录

第一章引言 ............................................................................................................................... 3

1.1课题分析 .................................................................................................................... 3

1.2 VHDL语言和QUARTUS II环境简介 ........................................................................ 4

1.3 FPGA简介 .................................................................................................................. 6

基于FPGA的音频系统应用简述

基于FPGA的音频系统应用简述

龙源期刊网

基于FPGA的音频系统应用简述

作者：李长云 李广德

来源：《信息技术时代·中旬刊》2018年第01期

摘要：基于FPGA器件的音频信号处理的实现方案，在于对声音信号的收集、处理及应用，工作的重点是在噪声环境中能有效地地把需要的语音信号提取出来开，消除或者衰减噪声，从而得到一个良好的高性能高品质的音频系统。

关键词：FPGA；音频；EDA；I2S总线；VHDL

数字化为音频系统带来了诸多优点，如高集成度、多功能、小体积、低功耗等。可编程逻辑器件是一类可以由使用者自行编程的芯片。它自身没有任何功能，但可以通过写入不同的程序，实现各种不同的功能。另一方面，EDA技术的诞生和进步，也带动了可编程逻辑器件的发展与应用。目前主流的可编程逻辑器件可分为：CPLD和FPGA两类，而在音频相关的设计和应用中，FPGA已经广泛应用在各式各样的音频系统中发挥着各种不同的强大功能。数万元的音频接口凭借FPGA实现了16路甚至更多音频流的同时输入输出，几百元的USB声卡就拥有了以往数千元的设备才拥有的播放品质，这些在将FPGA引入音频设计之前几乎都是难以想象的。

1.EDA技术介绍

电子设计自动化（EDA）是一种以电子计算机为平台，用于设计集成电路、印刷电路板等电子系统的一系列软件技术和工具。一般来说，完整的EDA设计流程所需要的工具和涉及到的技术有以下几方面：

（1）设计、输入、编辑：EDA中的输入编辑器不仅支持传统的原理图输入，最重要的是可以使用各类硬件描述语言（HDL）来进行输入设计，可以说，硬件描述语言是EDA技术的根本。同时，EDA技术也采用了两种先进的设计思路：自顶向下和模块化设计。这种设计方法的思路是首先从顶层进行系统功能的划分和总体结构的设计，再一步步向下进行更底层的设计。

（2）逻辑综合：逻辑综合器的功能是将输入的原理图或HDL文件，根据指定的硬件芯片，进行编译、优化和综合工作，将高级别的描述文件转换为低级别的RTL级电路，并生成适用于硬件的网表文件。很显然，综合工作是将软件层面的的描述与实际硬件结构建立关联的重要步骤。